智原推出完整的FPGA转换ASIC方案-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

ASIC设计服务暨IP研发销售厂商智原科技今日宣布提供将FPGA设计转换为ASIC芯片的完整方案，为客户降低整体系统成本及功耗、缩小芯片尺寸，并维持长期稳定供货，避免FPGA停产的风险。透过这套转换FPGA设计的服务，智原已成功完成多种不同应用的项目，将工业用马达控制、电子水表、电子告示牌、POS收银系统，与便携式医疗设备等FPGA设计转换成对效能与成本具有高度竞争力的ASIC芯片。

智原拥有二十多年ASIC设计服务与SoC软硬件整合经验、超过三千个自有开发的IP及IP子系统，除了可以快速选择评估并置换FPGA器件内所需要的IP，亦提供IP客制化服务以符合系统需求；此外，智原特别开发的MPS（Micro-Program Sequencing Control Engine）控制引擎IP，可快速地将FPGA设计客制化为ASIC电路。除了一对一单芯片转换，智原亦可将多颗芯片整并进一颗ASIC芯片，使系统BOM成本得以大幅下降。

智原科技营运长林世钦表示：“随着晶圆工艺技术日益成熟，ASIC的成本经常被高估，同时亦低估了FPGA从设计到生产出货的总使用量。凭借着丰富的开发经验，我们有信心智原的FPGA转ASIC服务可为客户带来更佳的系统效能与成本优势，并确保更稳定的供货，是非常有效且值得评估的选择方案。”

关键字：FPGA ASIC 引用地址：智原推出完整的FPGA转换ASIC方案

上一篇：英特尔在微软加速深度学习平台中提供人工智能技术
下一篇：基于FPGA的数字分频器设计

推荐阅读最新更新时间：2024-05-03 01:33

如何使用自带外设IP让ARM PS访问FPGA？

　　本文为玩转赛灵思Zedboard开发板（4）：如何使用自带外设IP让ARM PS访问FPGA？，内容精彩，敬请对电子发烧友网保持密切关注。本文的目的是使用XPS为ARM PS 处理系统添加额外的IP。从IP Catalog 标签添加GPIO，并与ZedBoard板子上的8个LED灯相连。当系统建立完后，产生bitstream，并对外设进行测试。本文给出流水灯实现过程的详细步骤截图。更多赛灵思（Xilinx）Zedboard基础知识、相关手册以及应用实例将陆续推出，以飨读者，敬请期待。【本文的完整工程文件下载：见本文最后。】　　硬件平台：Digilent ZedBoard；开发环境：Windows XP 32 bit；软

[单片机]

如何使用自带外设IP让ARM PS访问<font color='red'>FPGA</font>？

Xilinx与台积公司联手打造拥有最快上市最高性能优势的FPGA器件

赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）和台积公司公司（TWSE: 2330, NYSE: TSM）今天共同宣布联手推动一项赛灵思称之为“FinFast”的专项计划，采用台积公司先进的16纳米FinFET (16FinFET)工艺打造拥有最快上市、最高性能优势的FPGA器件。双方分别投入所需的资源组成一支专属团队，针对FinFET工艺和赛灵思UltraScale™ 架构进行最优化。基于此项计划，16FinFET测试芯片预计2013年晚些时候推出，而首款产品将于2014年问市。此外，两家公司也在共同合作藉助台积公司的CoWoS 3D IC制造流程以实现最高级别的3D IC系统集成度及系统级性能，

[嵌入式]

一种高速帧同步和相位模糊估计的方法及其FPGA实现

0 引言　　数字通信中的消息数字流总是用若干码元组成一个“字”，又用若干“字”组成一“句”。因此，在接收这些数字流时，同样也必须知道这些“字”、“句”的起止时刻，在接收端产生与“字”、“句”起止时刻相一致的定时脉冲序列，统称为群同步或帧同步。帧同步的检出一般可用相关检测技术完成。以往数据通信中的速率不是很高，相关检测的问题容易解决，但数字通信的日益高速率化的趋势，对实时状态下的相关检测提出了新的难度挑战。实际上，很多高速数传系统比如中继卫星通信系统，要求用户星和地面站下行链路间的传输数据率越来越高，达到了数百兆甚至上千兆的水平。在这样的高速环境下对数据进行实时的处理，就更加困难。　　PSK调制在通信领域得到了广泛的应

[嵌入式]

一种高速帧同步和相位模糊估计的方法及其<font color='red'>FPGA</font>实现

基于FPGA技术的交通灯控制系统设计

交通灯是城市交通监管系统的重要组成部分，对于保证机动车辆的安全运行，维持城市道路的顺畅起到了重要作用。目前很多城市交叉路口的交通灯实行的是定时控制，灯亮的时间是预先设定好的，在时间和空间方面的应变性能较差，一定程度上造成了交通资源的浪费，加重了道路交通压力。本文在EDA技术的基础上，利用FPGA的相关知识设计了交通灯控制系统，可以根据实际情况对灯亮时间进行自由调整，整个设计系统通过Max+PlusⅡ软件进行了模拟仿真，并下载到FPGA器件中进行硬件的调试，验证了设计的交通信号灯控制电路完全可以实现预定的功能，具有一定的实用性。 1 系统设计要求所设计的交通信号灯控制电路，主要适用于在两条干道汇合点形成的

[嵌入式]

基于FPGA的数字核脉冲分析器硬件设计方案

在此基础上通过电路设计建立了数字化能谱测量实验装置，实测了137Cs的能谱，测量结果与相同条件下的模拟能谱仪的实测谱完全吻合。由此证明基于FPGA的数字多道脉冲幅度分析器硬件设计方案的正确可行，具有实用性。 0 引言多道脉冲幅度分析仪和射线能谱仪是核监测与和技术应用中常用的仪器。20世纪90年代国外就已经推出了基于高速核脉冲波形采样和数字滤波成型技术的新型多道能谱仪，使数字化成为脉冲能谱仪发展的重要方向。国内谱仪技术多年来一直停留在模拟技术水平上，数字化能谱测量技术仍处于方法研究阶段。为了满足不断增长的高性能能谱仪需求，迫切需要研制一种数字化γ能谱仪。通过核脉冲分析仪显示在显示器上的核能谱帮助人们了解核物质的放射性的程度。 1

[电源管理]

基于<font color='red'>FPGA</font>的数字核脉冲分析器硬件设计方案

基于循环前缀ML估计的同步分析及FPGA实现

　　引言　　正交频分复用(Orthogonal Frequency Division Multiplexing，OFDM)技术已经成为第四代移动通信研究的热点，同时，OFDM同步又是OFDM的关键技术，研究OFDM同步技术的目的就是为了防止码间干扰和载波干扰。当前OFDM同步的算法是根据OFDM原理提出的基于数据符号方法，它的优点是捕获快、精度高，适合分组数据通信，具体的实现是在分组数据包的包头加一个专门用来做定时、频偏的OFDM块。基于数据符号的算法又可以分为两类：基于训练符号(导频码)的方法和基于循环前缀(CP)的方法。其中基于循环前缀的方法是在OFDM符号中插入保护间隔，保护间隔取符号尾部最后若干个样点的复制，当其中的

[嵌入式]

基于循环前缀ML估计的同步分析及<font color='red'>FPGA</font>实现

FPGA与MSP430通信 UART串口操作

个人感觉，FPGA对数据的处理相对麻烦。在之前的等精度测频法中，明明是简简单单的一些除法，却需要引入IP核来进行一步一步的浮点数运算，当时为此死了很多脑细胞，比较详细的内容见我早一些时间的吐槽博客：Verilog设计练习基于FPGA的等精度频率计_Krism0912的博客-CSDN博客_用verilog设计等精度频率计所以最好的是FPGA采集一些基本数据量，然后直接传到电脑或者其他地方进行处理，免得浪费一大把好时光。。这次是对FPGA串口操作进行的一些调试，FPGA的书写代码有参考网上的资源，不过进行了大幅度的更改，参考的代码太过久远突然找不到了、、由于FPGA比较常用给别的MCU发数据而不是收数据，所以

[单片机]

<font color='red'>FPGA</font>与MSP430通信 UART串口操作

英特尔和Altera在嵌入式展上发布专为AI打造的边缘和FPGA产品

全新的边缘优化处理器和FPGA在零售、工业和医疗保健等边缘计算市场中推动AI无处不在今天，英特尔及其子公司Altera在嵌入式展（Embedded World）上，宣布推出全新边缘优化处理器、FPGA以及市场就绪的可编程解决方案，致力于将强大的AI功能扩展到边缘计算。这些产品将为适用于零售、医疗保健、工业、汽车等行业的人工智能边缘设备提供动力。英特尔公司副总裁兼网络与边缘解决方案事业部总经理Dan Rodriguez表示，“下一代英特尔边缘优化处理器与独立GPU，可发挥强大AI功能，从而助力企业将AI与计算、媒体和图形工作负载更加无缝地结合。从制造业到医疗保健行业，英特尔凭借其丰富的边缘AI经验，及边缘就绪芯片

[网络通信]

英特尔和Altera在嵌入式展上发布专为AI打造的边缘和<font color='red'>FPGA</font>产品

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■免费申请 | 上百份MPS MIE模块，免费试用还有礼！

■PI 电源小课堂|无 DC-DC 变换实现多路高精度输出反激电源

■有奖直播报名:大联大世平集团&恩智浦 | AI 无所不在，单板电脑也可以

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中