人工智能热潮兴　推升SoC存储器测试需求

人工智能(AI)将引发存储器测试需求。AI发展持续升温，深度学习(Deep learning)更是当中成长最为快速的领域，改变了电脑在现实世界中观看、倾听与认知事物的方式，并逐渐应用于智能手机、穿戴式装置及自动驾驶汽车等领域中。现在已有许多芯片供应商对深度学习的兴趣不断增加，也意味着系统单芯片(SoC)对于存储器的需求量将会大增，进而带动存储器测试需求。

深度学习可协助电脑理解影像、声音和文字等数据，模仿神经网路的运算模式，以多节点、分层的运算来分析图片上的特征，最低层的节点只计算每一个像素上的黑白对比，第二层的节点则根据第一层的资料、以连续的对比来分辨线条与边界，随着层级愈来愈高、累积的计算资讯愈来愈复杂，就可以对图片进行辨认与分类。

对于半导体产业而言，深度学习未来势将应用于各领域之中，卷积神经网路(CNN)正广泛地应用在影像与视讯辨识领域。这也意味着SoC对于存储器的需求量将会大增，重要性也相对提升；无庸置疑地，资料量大即需要庞大的存储器储存空间，也为SoC之存储器测试带来更多挑战。

厚翼科技指出，测试SoC主要有三种方向，分别是传统功能测试、结构测试及自我测试(BIST)。功能测试只能由一组测试机台单独执行，而当SoC变得更为复杂且用到更多存储器时，便需要更简便且准确的存储器测试功能。

由于担心未来测试机台的效能及成本增加，半导体厂商开始加入更多的扫描路径到设计中，以便借由结构测试方式来找出芯片在制造时所发生的潜在错误，使得最后有愈来愈多的BIST与SoC设计整合。

然而，BIST虽可成功降低产品不良率(DPPM)及公司成本，但同时也会影响芯片效能。对此，厚翼科技特别开发名为“Brains”的存储器自我测试电路产生软体，从整体的芯片设计切入，全自动的判读存储器并将其分群，让使用者能轻易产生最佳化的BIST电路，从产品设计前端大幅提升测试良率、降低测试成本。此一软体架构可以在最省面积的状况下，同时又不造成效能上的损失作处理。对于日新月异的处理器，可提供直接弹性调配的介面，以支援各式处理器。