新思科技Coverity静态分析解决方案,提升软件安全和扫描效率

发布者:EEWorld资讯最新更新时间:2021-02-23 来源: EEWORLD关键字:新思科技 手机看文章 扫描二维码
随时随地手机看文章

新思科技(Synopsys)在Forrester Wave™发布的《2021年第一季度静态应用安全测试》报告中被评为领导者。在12家被评估的供应商中,新思科技Coverity静态分析解决方案在“现有产品”类别中获得最高分,并且在“策略”类别中名列前三。多年来,全球许多企业都采用Coverity,以降低安全风险、确保应用程序灵活性,并迅速向市场提供新功能。Cryptsoft是其中一家。

 

image.png


Cryptsoft背景介绍

 

澳大利亚安全公司Cryptsoft提供用于安全系统设计、部署、验证和互操作性的软件开发工具。它的产品包括OASIS密钥管理互操作性协议(KMIP)、OASIS公钥密码标准#11 (PKCS#11)和智能卡解决方案。

 

挑战:增加和改善安全性,以DevOps的速度进行扫描


随着企业将其开发实践快速发展为精简而敏捷的DevOps方法,能够适应并跟上开发速度和复杂性的工具至关重要。具体来说,这些工具必须无缝集成到现有管道中,而不能“破坏构建”或降低开发速度。

 

Cryptsoft的软件产品在业界广受赞誉,提供准确高效的安全扫描。因此,任何集成到其软件开发生命周期(SDLC)管道中的安全解决方案都必须能够充分保持开发速度。

 

Cryptsoft创始人兼首席技术官Tim Hudson表示:“Cryptsoft的客户中有很多知名的科技公司,他们的综合期望很高。Cryptsoft为密钥管理系统和硬件安全模块提供软件,我们必须使用所有可能的工具来提高代码质量、安全性及稳定性。”

 

这项需求关乎巨大的利益,同时开发速度需要不断提升,因此,Cryptsoft寻求可以保持并扩展其DevOps需求的静态应用安全测试(SAST)解决方案。

 

Tim Hudson表示,客户会对产品进行间歇性扫描,Cryptsoft需要先他们一步发现潜在风险。为了满足这一要求,必须使用功能强大的SAST工具,以便能够更快地发现漏洞,并且不会减慢CI(持续集成)流程。

 

解决方案:新思科技应用安全测试工具

 

Cryptsoft采用了新思科技Coverity® SAST 解决方案,提升开发速度及软件质量与安全。

 

Coverity是一种快速、准确且高度可扩展的静态分析解决方案,可帮助开发和安全团队在SDLC早期解决安全和质量缺陷,追踪和管理整个应用组合中的风险,并确保符合安全和编码标准。

 

Tim Hudson介绍道:“Coverity静态应用安全测试解决方案帮助Cryptsoft提前发现并修复漏洞。在客户查询发现的风险是漏洞还是误报时,也可以更快地获得响应。Coverity覆盖范围广,是目前市场上最有效的静态代码分析工具之一。Coverity要检测的代码范围越来越广,但是误报率仍然保持一致,在同类产品中脱颖而出。”

 

Tim Hudson说:“如果没有Coverity这类的工具,那么开发大型系统就像玩俄罗斯转盘一样,在赌运气,这不是我们想要的。凭借Coverity,开发人员可以确保手动检查过程中没有遗漏,有助于我们做出明智的决定。”

 

效果:扫描反馈快速、精准,无缝集成

 

Cryptsoft想要将Coverity最新版本引入其构建流程,而且希望操作相对简单。

 

Tim Hudson赞赏道:“效果超出我们预期。我们将Coverity集成到构建过程中,在收到软件的同一天就可以对扫描结果进行分类。”

 

要与DevOps兼容,易于集成很关键。如果不能无缝集成到现有管道中可能会破坏开发活动。借助Coverity,Cryptsoft的工作可以不间断,Coverity能在同一天启动并运行。此外,Coverity可以为Cryptsoft提供快速、可靠的扫描结果。 

 

Tim Hudson补充说:“开发人员能够从持续集成环境中获得即时反馈,意味着Coverity贯穿整个开发过程,而不是在开发周期结束时才使用。这使我们能够确定和调整软件开发期间可能存在的问题结构,进一步减少了误报。当在难以测试的环境中检测到潜在漏洞时,所有可能的代码路径中的静态代码分析带来很大的好处,帮助我们为客户交付更强大的软件。”

 


关键字:新思科技 引用地址:新思科技Coverity静态分析解决方案,提升软件安全和扫描效率

上一篇:量子物理学让未来密钥变得无法破解
下一篇:派拓网络云交付平台Prisma Access 2.0,增强IoT安全性

推荐阅读最新更新时间:2024-10-24 19:30

万物智能时代,新思科技下了怎么样的一盘大棋?
如果用一句话总结半导体的发展史,可以说是不断在无法想象的微观尺度上“雕花”。时间回到四五十年前,那时候复杂SoC或芯片只有20万个晶体管,时至今日,市面很多AI芯片的晶体管数量达到了2000亿个。换句话说,四五十年以来,芯片上的元件数量翻了100万倍。更恐怖的是,芯片正在朝向2030年达到万亿晶体管的目标进发。 人类之所以努力,是因为半导体行业经历了PC、手机这样的市场爆发,需要让芯片在同样面积上,盛下更多晶体管。反观当下,AI无疑是改变世界的一个新的转折点,一个万物智能时代正在到来。随着摩尔定律逐渐放缓,我们正在无限逼近芯片的物理极限,这种情况下,就不能光盯着制程去升级芯片性能,片上异构集成、先进封装、Chiplet(小芯片
[半导体设计/制造]
万物智能时代,<font color='red'>新思科技</font>下了怎么样的一盘大棋?
从芯片到系统赋能创新:2024新思科技开发者大会共创万物智能未来
中国上海 – 9月10日,芯片行业年度嘉年华“2024新思科技开发者大会”在上海成功举办,汇聚全球科技领袖,与全场芯片开发者们一起探讨如何加速从芯片到更广泛科技领域的创新,共创万物智能时代。 新思科技全球资深副总裁、新思中国董事长兼总裁葛群先生 新思科技全球资深副总裁、新思中国董事长兼总裁葛群先生表示,我们很荣幸凝聚了前沿科技领袖、广大的开发者们和科技爱好者们在新思科技开发者大会这个平台上共同交流全球科技发展、探索生态合作范式、分享新思科技从芯片到系统设计解决方案和前沿技术应用以及下一代开发者培养实践,这不仅能推动芯片产业的合作发展,也能让更广泛的社会群体了解芯片产业如何助力各行各业加速发展新质生产力,激发不同行业
[半导体设计/制造]
从芯片到系统赋能创新:2024<font color='red'>新思科技</font>开发者大会共创万物智能未来
新思科技发布全球领先的40G UCIe IP,助力多芯片系统设计全面提速
摘要 : 业界首个完整的 40G UCIe IP 全面解决方案,包括控制器、物理层和验证 IP,可实现异构和同构芯片之间的快速连接。 新思科技40G UCIe PHY IP 能够在同样的芯片尺寸和能效基础上,提供比 UCIe 规范高 25% 的带宽。 集成了信号完整性监控器和可测试性功能从而提高多芯片系统封装的可靠性,并可在整个芯片生命周期内进行现场监控。 新思科技40G UCIe IP 基于经过硅验证的架构,能够在多种先进代工工艺中实现成功的互操作性。 加利福尼亚州桑尼维尔, 2024 年 9 月 10 日 —— 新思科技 ( Synopsys, Inc. , 纳斯达克 股票 代码: SNPS
[半导体设计/制造]
新思科技推出业内首款获得ISO/SAE 21434网络安全合规认证的IP产品,加速汽车安全领域发展
8月12日消息,新思科技(Synopsys, Inc.,)近日宣布,新思科技ARC® HS4xFS处理器IP通过了SGS-TṺV Saar机构的ISO/SAE 21434网络安全认证,满足了致力于保护网联汽车免受恶意网络攻击的严格汽车合规管理要求。ISO/SAE 21434标准规定了网络安全风险管理的工程要求,有助于确保在车辆的整个生命周期内监控、检测和降低网络风险。ARC HS4xFS处理器还通过了ISO 26262标准认证,符合安全关键型系统的ASIL D(随机)和ASIL D(系统)合规性要求,获得了网络安全和功能安全双重认证。此外,新思科技的IP开发流程也获得了ISO/SAE 21434标准认证,可确保其IP产品在开发周期
[汽车电子]
新思科技面向英特尔代工推出可量产的多裸晶芯片设计参考流程,加速芯片创新
3DIC Compiler协同设计与分析解决方案结合新思科技IP,加速英特尔代工EMIB技术的异构集成 新思科技人工智能(AI)驱动型多裸晶芯片(Multi-die)设计参考流程已扩展至英特尔代工(Intel Foundry)的EMIB先进封装技术,可提升异构集成的结果质量; 新思科技3DIC Compiler是一个从探索到签核的统一平台,可支持采用英特尔代工EMIB封装技术的多裸晶芯片协同设计; 新思科技用于多裸晶芯片设计的IP支持高效的芯片到芯片(die-to-die)连接和高内存带宽要求。 加利福尼亚州桑尼维尔,2024年7月9日 – 新思科技(Synopsys, Inc.)近日宣布推出面向英特尔代工EMIB
[半导体设计/制造]
新思科技+Arm:汽车创新必备解决方案
自动驾驶汽车现在已经不再是遥不可及的概念,甚至在一些国家已经上路行驶。为了满足便利性、安全性、自主性以及电气化等新的驾驶需求,汽车行业正朝着软件定义汽车(SDV)的方向转变。这种转变需要更强大的新电气/电子(E/E)架构,并且需要大幅增加车辆软件的内容。为了保持竞争力,整车厂(OEM)需要采用新的SDV开发方法,以便他们的创新产品能够尽快上市。 在SDV时代浪潮下,汽车行业正重新审视其产品开发方式,他们需要高性能、高能效的芯片来执行不断增加的软件工作负载。新思科技全力支持基于Arm®的汽车供应链,助力从基于Arm的优化芯片设计,直至车辆软件验证测试的开发。新思科技与Arm协同优化各方面解决方案,涵盖早期架构探索、芯片设计与验
[汽车电子]
<font color='red'>新思科技</font>+Arm:汽车创新必备解决方案
是德科技联合新思科技、Ansys 为台积电 N6RF+ 制程节点提供射频设计迁移流程
新设计流程在新思科技的定制化设计系列、是德科技电磁仿真平台以及 Ansys 器件合成软件的基础之上,提供了一个高效、集成的射频电路再设计解决方案 集众多优异解决方案于一身的开放平台可加快从现有 N16 制程无源射频器件向先进 N6RF+ 技术节点的迁移,实现更好的功耗、性能和面积优势 是德科技(Keysight Technologies, Inc.)、新思科技和 Ansys 联合推出了一个全新的集成射频(RF)设计迁移流程,帮助台积电从 N16 制程升级至 N6RF+ 技术,以满足当今无线集成电路应用对功耗、性能和面积(PPA)的严苛要求。 新迁移流程将是德科技、新思科技和 Ansys 的毫米波(mmWave)与射频解决
[测试测量]
是德科技联合<font color='red'>新思科技</font>、Ansys 为台积电 N6RF+ 制程节点提供射频设计迁移流程
新思科技面向台积公司先进工艺加速下一代芯片创新
新思科技携手台积公司共同开发人工智能驱动的芯片设计流程以优化并提高生产力,推动光子集成电路领域的发展,并针对台积公司的2纳米工艺开发广泛的IP组合 摘要: 由Synopsys.ai™ EDA套件赋能可投产的数字和模拟设计流程能够针对台积公司N3/N3P和N2工艺,助力实现芯片设计成功,并加速模拟设计迁移。 新思科技物理验证解决方案已获得台积公司N3P和N2工艺技术认证 ,可加速全芯片物理签核。 新思科技3DIC Compiler和光子集成电路(PIC)解决方案与台积公司COUPE技术强强结合,在硅光子技术领域开展合作,能够进一步提高人工智能(AI)和多裸晶(Multi-Die)设计的系统性能。 新思科技针对台积
[半导体设计/制造]
<font color='red'>新思科技</font>面向台积公司先进工艺加速下一代芯片创新
小广播
最新物联网文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved