Silicon Labs推出Si535x CMOS时钟发生器

      高性能模拟与混合信号领导厂商Silicon Laboratories (芯科实验室有限公司)今日发表任意速率时钟发生器系列新品－Si5355/56。Si535x组件为定制的8输出CMOS时钟发生器，可生成1-200 MHz间任意四个单独、非整数倍关系的频率。针对任何频率组合，Si535x时钟发生器能保证0 ppm频率合成误差，可以由单一组件取代多个时钟芯片和晶体振荡器(XO)。通过被称为ClockBuilder™的弹性网络配置工具，能在两周内提供由原厂定制的管脚控制的Si5355器件，可减少物料清单并大幅加速上市时间，这对于强调成本的网络、数据传输、电信存取、计算机和一般应用尤其重要。

      现今的硬件设计需要针对处理器、内存和外围接口(例如以太网、PCI Express、USB，无线局域网、IEEE1394等)组合各种非整数倍关系的参考频率。传统上，由于需要产生定制的IC掩膜集，因此定制频率并不适用于广泛的市场。其它像是3 PLL和4 PLL I2C可编程时钟发生器等方法，则无法保证所有输出频率组合皆能达到0 ppm的频率合成误差。此外，多重PLL方案的抖动性能会因组件频率配置的不同而有显著差异，如此便增加了该设计可能有违系统层级抖动需求的风险，于是在许多应用中硬件设计人员通常依赖于晶体振荡器的频率生成器以降低风险。

      Si5355利用单一PLL架构和Silicon Labs备受肯定的MultiSynth频率合成技术提供较佳的频率弹性，并能将抖动降至比3 PLL或4 PLL时钟发生器更低。由于Si5355能以0 ppm误差合成所有频率，因此它能以单一组件取代多个时钟芯片和晶体振荡器。无论频率配置为何，Si5355一贯的超低抖动性能(50 ps pk-pk周期抖动)，对于满足系统层级抖动需求游刃有余。[page]

      为求进一步简化设计，Si5355能从一个标准、低成本的25或27MHz晶体振荡器合成任意组合的输出频率。若组件的频率规划有所改变，仍能再利用相同的晶体振荡器，如此可消除某些传统方案需使用定制化频率晶体振荡器所带来的较高成本。取而代之地，Si5355可支持一个5–200MHz的参考时钟输入，使此组件可被用于同步应用中。由于Si5355的频率弹性和抖动性能，物料成本和复杂度得以大幅降低。

      Si5355为业界首个可完全定制化及直接在线定制的时钟发生器，能简化产品选择、组件配置和采购。Silicon Labs的ClockBuilder™网络工具能针对特定应用提供完整配套的时钟，无需使用现场可编程硬件和软件。更进一步地，由于Si5355不像传统的时钟芯片必须改变金属掩膜以定制时钟频率，因此Silicon Labs将定制时钟的作业时间由六周缩短至两周以内。

      “Silicon Labs创造一种让客户使用简易ClockBuilder网络工具打造定制化时钟的方法，使更多领域的客户能针对本身应用量身定制时钟，这是时钟元器件产业的创新之举。”Silicon Laboratories副总裁Dave Bresemann表示，“频率弹性、可编程能力和混合信号的创新让客户拥有时钟生成的新选择，还能避免因建立时钟子系统而造成产品开发周期的延迟。”

      Si535x系列中的Si5356为I2C可编程任意速率1-200 MHz展频时钟发生器。展频可在任意速率和任意展频量中输出任何时钟，能提供传统方案所无法达到的设计弹性，传统方案只能在一或两种频率上提供展频。若系统层级电磁波干扰(EMI)测试证实某应用需使用展频，则能简易地以管脚选择加以实现，无需改变元器件或固件，如此能进一步简化质量测试并缩短整体的开发时间。