引言
工程师在设计基于PC的数据采集系统时都认为,要想获得比较好的性能,都需要使用PCI总线。其实并不是这样,随着USB通信技术的不断发展,USB总线的传输速度和可靠性都在逐步提升。对于广范应用的USB2.0,其最快速度能够达到480 Mb/s。就算其中一些中断或者协议占用一部分带宽,高于80 Mb/s的速度也是很容易实现的。而USB3.0协议下的理论速度可以达到USB2.0的10倍左右。另外,相比于PCI卡,USB接口对系统的开发与升级更加方便。
QuiekUSB是基于CY7C68013A开发的一款针对USB2.0的高速USB模块。Bitwise公司为这款模块提供嵌入EEPROM的底层程序,同时还在PC端提供了相应的LabVIEW和C语言的API底层程序,这为系统的开发提供了很大的便利。本文设计的系统就是基于这个原理。
1 硬件电路设计
系统的核心硬件是FPGA、ADS803E、CY7C68013A以及Bitwise公司的内嵌底层程序的EEPROM。
图1是FPGA的配置电路。CY7C68013A可以通过PS模式来配置FPGA,而不需要其他的下载器。系统选择的FPGA型号是EP2C50F484,为了使用PS模式下载,需要分别设置MSEL0=1,MSEL1=0,MSEL2=0。注意配置端口需要增加上拉电阻来保证其正常工作。
系统选择ADS803E作为ADC转换电路,ADS803E的转换速度可以达到5 MHz,而且其引脚与同类型的10MHz的ADS804以及20 MHz的ADS805兼容。图2是系统ADC转换电路。
对于ADS803E的输入信号首先要经过一级运放跟随,目的是为了将输入信号控制在其测量范围之内。ADS803E的测量范围可以通过改变图中电阻R1与R2的值来实现,其量程范围为。ADS803E的输出要在6个时钟之后才会有效,也就是说其数字输出对于模拟输入存在6个时钟的延时。同时,为了减小系统的功耗,在不需要进行ADC转换的时候,可以通过FPGA将ADS803E的时钟停止。[page]
CY7C68013A原理图设计如图3所示。其中包括9根地址线(GPIF_ADR0~8),16根数据线(PPB0~7、PPD0~7),以及相应的控制线。
FPGA与CY7C68013A连接软件界面如图4所示。配合CY7C68013A设计编写的相应读写控制时序,能够与PC端进行通信,同时根据获得的控制命令来对ADC进行操作,并将获得的数据从FIFO中读取出来,传递到PC端。[page]
2 控制软件设计
数据采集系统的流程略——编者注。系统所有的初始化配置都是写在一个TXT文件中,程序开始运行时会根据设置好的路径读取该文件,并初始化所有配置信息。
该软件采用了读取PC环境变量的方法来增强软件系统的可移植性。需要将该软件系统从一台PC转移到另外一台PC时,只需更改一下环境变量的定义。FPGA通过CY7C68013A从PC端接收数据和控制命令,将其转化为存储器读写、A/D转换、前端电子学控制等命令,并最终将测量数据传递给PC。
3 测试结果
测试结果如图5所示,利用直流电源作为测试源对数据采集系统进行性能测试。分别测试OUT+和OUT-为0~1.2 V和-1.2~0 V的变化,然后从PC端得到ADC的转换结果。图中横坐标是|OUT+|与|OUT-|的和,纵坐标是与模拟电压相对应的ADC数值。通过对图中数据的拟合,得到模拟信号和数字信号的线性关系y=357.144+2.223x。这就意味着每m V电压对应2.2的数字输出,也可以表示为每1个数字值对应0.45 mV的模拟电压。直线在Y轴上的截距被称为基值,一般为300~400个ADC计数。
结语
基于QuickUSB的数据采集系统可以实现数据的快速采集与存储,并且在体积、功耗方面都有明显的优势。系统目前已经应用到很多实验当中(如PEBS实验),都取得了很好的测试效果。
关键字:QuickUSB FPGA ADS803E 数据采集
引用地址:
基于QuickUSB的数据采集系统
推荐阅读最新更新时间:2024-03-30 22:16
解析车载低端图像数据采集压缩存储及传输系统
本系统采用OmNIVision公司的CMOS图像传感器OV7620作为采集芯片,Zoran公司的ZR36060作为数据压缩芯片,Cypress的带USB接口的单片机AN2131QC作为总控制芯片和USB数据传输芯片。由于长途汽车的乘客上下车是非连续的过程,对图像数据的保存要求就相对较低,因而采用Hynix的NAND闪存芯片HY27UA082G1M对图像数据进行保存。这样不但减小功耗,还可以实现重复存储,系统还包括用于图像数据缓存的FIFO。 该图像数据采集系统具有集成度高、传输速度快的优点,能够弥补常规图像监视系统的缺点,可望在低端的视频图像领域(如便携式图像系统)填补空白。 CMOS彩色图像传感器OV7620将CMOS光感应核与外
[单片机]
美高森美发布Libero SoC v11.8软件为FPGA设计人员提供混合语言仿真和同级最佳调试功能
致力于在功耗、安全、可靠性和性能方面提供差异化半导体技术方案的领先供应商美高森美公司发布Libero系统级芯片(SoC)软件的 v11.8最新版本。下面就随模拟电子小编一起来了解一下相关内容吧。 这是一款综合性可编程逻辑器件(FPGA)设计工具,具有混合语言仿真等重要性能改进,还有同级最佳调试功能,以及一个全新网表视图。除此以外,美高森美还提供免费的 License,让用户评估美高森美基于Flash的FPGA和SoC FPGA器件。 美高森美Libero SoC设计工具包的内容包括Mentor Graphics ModelSim Simulator,可以逐行验证硬件描述语言(HDL)代码。可以在任何级别进行仿真:行为级(预综合)
[模拟电子]
Altera开始量产40nm Arria II GX FPGA
Altera公司宣布,开始量产发售40-nm Arria II GX FPGA系列的第一款器件。Arria II GX器件系列专门针对3-Gbps收发器应用,为用户提供了低功耗、低成本和高性能FPGA解决方案。广播、无线和固网市场等多种大批量应用目前广泛采用了Arria II GX FPGA。
Arria II GX FPGA现在量产发售EP2AGX45和EP2AGX65,它们分别具有45K逻辑单元(LE)和65K LE。对于接入设备、远程射频前端、HD视频摄像机和保密设备等低成本低功耗应用开发人员而言,该器件具有优异的系统带宽和功耗。EP2AGX45和EP2AGX65的8个嵌入式收发器数据速率高达3.75 G
[嵌入式]
三十二通道扫描PCI数据采集模块的设计方案
引言 数据采集模块是自动测试系统中的主要功能模块之一,在光谱分析、医疗成像等领域,通常需要组建多时基、多通道虚拟仪器系统,有些领域要求输入信号频率并不高,从几赫兹到几百赫兹。对于不同频率范围的信号,通常要求的采样率也不同。有时为了配合信号处理算法,甚至要求采样率可以在一定范围内随意设定。这些应用通常要求多个通道循环扫描采集,甚至是差分单端方式可选择的输入,对于不同的应用还要求增益的可变性。针对这些要求,本文介绍了一种三十二通道扫描数据采集模块的设计方案。该方案最高采样率为200KSa/s,存储深度IM×16bit ,垂直分辨率16bit,增益可编程为1、2、5、10、100五个等级的PCI数据采集模块的设计与实现。
[模拟电子]
从FPGA转换到门阵列
概述
从FPGA或PLD转换到门阵是经济高效的,有时甚至只需几百个单元就能实现。这已经引起越来越多设计者提出同样的问题:这种转换设计需要什么后续技术?事实上转换到门阵面临着许多电路的时序问题,这在FPGA设计中是不被注意的。
本文论述了转换时遇到的几种由于设计不当所造成的时序问题,提出了避免这些问题的方案。同时对时序变化的部分原因及充分利用门阵列技术亦在文中进行了讨论。
时序上的差异
如果知道原始设计电路工作中每一步时序上的裕量,Orbit保证无论FPGA是否模拟过,都可以成功完成转换,而使用其ATPG和结合缺省模拟分级确保了这一点。在转换完成前,由用户模拟或由O
[半导体设计/制造]
基于ADS7846的在线动态签名认证的数据采集和预处理
由于触摸屏输入方便,轻薄便于携带等优点,现在越来越多的电子产品用触摸屏作为人机界面的输入设备。在动态签名认证中,亦采用触摸屏作为输入设备对笔迹进行数据采集。本文主要从触摸屏工作原理、ADS7846的工作方式以及单片机89S51对ADS7846的控制等方面来分析如何实现三维数据的采集。 系统主要由四线电阻式触摸屏,触摸屏控制器ADS7846,单片机89S51以及相应软件程序组成。系统框图如图所示: 图1. 系统电路框图 一、四线电阻式触摸屏 电阻触摸屏是采用是使用电阻模拟量技术。它以一层玻璃作为基层,上面涂有一层透明氧化金属(ITO氧化铟)导电层,上面在盖有一层玻璃或是外表面硬化处理的光滑的塑料层,
[模拟电子]
基于FPGA的LCD%26amp;VGA控制器设计
摘要:介绍了基于FPGA的图形式LCD%26;amp;VGA控制器的设计,详细讨论了用VHDL设计行场扫描时序的方法,这种设计方法稍作改动便可产生任意行场扫描时序,具有很好的可重用性。该控制器已成功地在某型飞机座舱图形显示系统中使用。
关键词:仪表装置 LCD VHDL FPGA VGA
飞机座舱图形显示系统已发展到第六代,即采用有源矩阵彩色液晶显示器AMLCD(Active Matrix Liquid Crystal Display)。当前高分辨率的军用AMLCD显示模块还只能依靠进口,且控制电路板须安装在该显示模块提供的机箱内。这种安装方式对AMLCD控制电路板的尺寸要求高,要求尽可能减少所设计电路板的尺寸。在笔者设计的
[应用]
AMD 扩展市场领先的 FPGA 产品组合,推出专为成本敏感型边缘应用打造的AMD Spartan UltraScale+
2024 年 3 月 5 日,加利福尼亚 州 圣克拉拉 —— AMD(超威,纳斯达克股票代码:AMD)今日宣布推出 AMD Spartan™ UltraScale+™ FPGA 系列 ,这是广泛的 AMD 成本优化型 FPGA 和自适应 SoC 产品组合的最新成员。Spartan UltraScale+ 器件能为边缘端各种 I/O 密集型应用提供成本效益与高能效性能,在基于 28 纳米及以下制程技术的 FPGA 领域带来业界极高的 I/O 逻辑单元比,较之前代产品可带来高达 30% 的总功耗下降 1 ,同时还涵盖 AMD 成本优化型产品组合 中最为强大的安全功能集 2 。 AMD 自适应和嵌入式 计算事
[嵌入式]