基于ADF4360-2的1GHz频率合成器设计

发布者:技术旅人最新更新时间:2012-02-15 来源: eefocus关键字:ADF4360-2  1GHz  频率合成器 手机看文章 扫描二维码
随时随地手机看文章

  1、ADF4360-2芯片简介

  ADF4360-2是由美国ADI公司出品的一款高性能锁相频率合成芯片,它集成了一个整数N合成器和一个压控振荡器,可用于无线手持通信设备、检测设备、无线局域网及有线电视设备中。该器件的主要特点如下:

◆输出频率范围为1850~2170MHz,并支持二分频输出,选择二分频输出时可输出925~1085MHz;
◆工作电压为3~3.6V;
◆可编程双模预分频器8/9、16/17、32/33;
◆可编程输出信号功率控制;
◆能够进行模拟与数字锁定检测;
◆支持软件和硬件掉电功能。

  ADF4360-2的功能模块图如图1所示。它主要由一个14位可编程参考R计数器、一个24位数据寄存器、一个24位功能锁存器、压控振荡器、相位比较器、锁定检测器、多路复用器以及电荷泵等组成。

ADF4360-2的功能模块图

  2、频率合成系统电路设计

  通过外部频率源信号和单片机控制信号,14位可编程参考R分频器对外部频率源信号分频后,得到参考频率送至鉴相器。控制信号由时钟信号CLK、数据信号DATA和使能信号LE组成。在CLK的控制下,串行输入24位数据信号,暂时存放在24位数据寄存器中。在接收到使能信号LE后,先前输入的24位数据根据地址位到达对应的锁存器。ADF4360-2的主分频比N由双模预分频器(P/P+1)、可编程5位A计数器及13位B分频器实现,算法为N=B×P+A,输出频率为fVCO=(B×P+A)×fREFIN/R,通过设置A、B、R三个控制字寄存器的控制字来实现对锁相环的控制。该芯片外围只需添加环路滤波器,根据输出频率大小选择合适的参数,即可输出较稳定的频率。电路系统结构框图如图2所示。

电路系统结构框图

  环路滤波网络具有低通特性,它主要是抑制鉴相器输出电压中的载频分量和高频噪声,降低由VCO控制电压不纯而引起的寄生输出。图2中所示的环路滤波网络可利用ADI公司提供的专用设计与仿真工具软件ADIsimPLL进行仿真、设计。

  3、芯片配置程序设计

  本电路设计中,ADF4360-2的PFD输入频率为1MHz,因此参考时钟分频R=40。由公式fVCO=(B×P+A)×fREFIN/R,可计算出N为11250,双模预频器设置为P/(P+1)=32/33,计数器A设置为8,计数器B设置为32。根据ADF4360-2芯片资料,3个控制寄存器初始化设置为R寄存器00000A1H,C寄存器8FF12CH,N寄存器803E42H,配置值如表1所列。

配置值

  单片机通过提供时钟信号CLK、数据信号DATA和使能信号LE,对ADF4360-2内部寄存器进行配置,使得VCO输出所需频率的信号,同时负责对ADF4360-2的锁定标志进行检测,如果检测已经锁定,则配置数据工作完成。单片机程序流程如图3所示。

单片机程序流程

  结语

  本文介绍了利用锁相频率合成芯片ADF4360-2设计1GHz信号的输出方法,给出了电路系统结构框图以及单片机程序流程。由于ADF4360-2内部集成VCO,外部通过单片机I/O口写入控制字,因此该系统具有外围电路简单、调试方便、功耗和成本低等特点,可广泛应用于各种电路系统中。

关键字:ADF4360-2  1GHz  频率合成器 引用地址:基于ADF4360-2的1GHz频率合成器设计

上一篇:基于PC104架构的某系列计算机通用测试平台的设计与实现
下一篇:电力光纤到户光缆监测系统的设计

推荐阅读最新更新时间:2024-03-30 22:23

直接数字频率合成器的实现设计方案
随着微电子技术的迅速发展,直接数字频率合成器(Direct Digital Frequency Synthesis简称DDS或DDFS)得到了飞速的发展,它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面,并具有极高的性价比。 1 DDS基本原理及性能特点 DDS的基本大批量是利用采样定量,通过查表法产生波形。DDS的结构有很多种,其基本的电路相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲fs,加法器将控制字k与累加寄存器输出的累加相位数据相加,把
[模拟电子]
直接数字频率合成器DDS的优化设计
  新一代的直接数字频率合成器DDS,采用全数字的方式实现频率合成。与传统的频率合成技术相比DDS具有以下特点:(1)频率转换快。直接数字频率合成是一个开环系统,无任 何反馈环节,其频率转换时间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定,转换时间很短。(2)频率分辨率高、频点数多。DDS输出频率的分辨率和频点数随 相位累加器位数的增长而呈指数增长,分辨率高达μHz。(3)相位连续。DDS在改变频率时只需改变频率控制字(即累加器累加步长),而不需改变原有的累加值,故改变频率时相位 是连续的。(4)相位噪声小。DDS的相位噪声主要取决于参考源的相位噪声。(5)控制容易、稳定可靠。高集成度、高速和高可靠是FPGA/CPL
[模拟电子]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved