基于直接数字频率合成的可编程遥测信号源

发布者:Delightful789最新更新时间:2012-07-25 来源: 现代电子技术 关键字:遥测  信号源  DDS  FPGA 手机看文章 扫描二维码
随时随地手机看文章
0 引言
    遥测信号源的主要功能是模拟弹载遥测信息。从技术实现上,可将信号源分为模拟信号源、数字信号源和DDS信号源。其中DDS信号源是现代信号源的发展方向。DDS技术(直接数字频率合成)是近年来迅速发展起来的一种新的频率合成法,具有可编程、易于实现各种数字化调制(如PSK,FSK等高精度的数字调制),频率分辨率高、转换速度快、稳定度高,相位噪声低以及集成度高等优点。近年来,随着遥测技术的发展,遥测产品逐渐呈现出小型化、标准化、系列化等应用需求。因此,为满足应用需求,遥测信号源必须能够提供多样的被测信号类型,根据被测模块参数的变化进行实时调整,实现一一对应。而传统的遥测信号源在设计上缺乏灵活性、通用性,被测参数的多样性和实时性差,无法满足遥测产品的发展需求。针对这一点,本文提出了以FPGA(现场可编程门阵列)和DDS专用芯片为核心的可编程遥测信号源。

1 FPGA及DDS基本工作原理
    一般传统的信号源都采用谐振法,即用具有频率选择性的回路来产生正弦振荡,获得所需频率。这种信号源输出波形单一,且频率稳定度和准确度较差,因此传统的信号源已经越来越不能满足现代遥测产品的测量需要。而采用DDS技术设计的遥测信号源可以满足波形多样化,频率、相位灵活可配置的要求,且频率稳定度高。
1.1 FPGA
    FPGA是一种高密度的可编程逻辑器件。经过20多年的发展,FPGA的逻辑规模已经从最初的1000个可用门发展到现在的1000万个可用门,采用Verilog HDL语言进行设计,在写激励和建模方面存在很大优势。FPGA的基本组成部分有可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。FPGA器件在结构上由逻辑功能块排列为阵列,通过可编程的内部连线连接这些功能块来实现一定的逻辑功能。由于FPGA器件集成度高,开发和上市周期短,在数字设计和电子生产中得到迅速普及和应用,曾在高密度的可编程逻辑器件领域中独占鳌头。
    Altera公司是目前市场上生产FPGA芯片的主要供应商之一,为用户提供了完善的开发系统和良好的售后支持服务,有着成熟的系列产品。该公司的可编程逻辑产品可以分为高密度FPGA、低成本FPGA和CPLD等三类。相对于低成本FPGA来说,高密度FPGA主要用于中高端的路由器和交换机中,价格相对偏高,CPLD虽然价格较低,但布线资源有限,无法适用于电路复杂的时序功能设计。Cyclone(飓风)系列是Altera公司推出的一款低成本FPGA,主要定位在大量且对成本敏感的设计中。Cyclone EP1C6是Altera推出的一款高性价比FPGA,工作电压为3.3 V,内核电压为1.5 V,其密度为5980个逻辑单元,包含20个128×36 b的RAM块(M4K模块),总的RAM空间达到92 160 b,内嵌2个锁相环电路和一个用于连接SDRAM的特定双数据率接口。
1.2 DDS及其芯片
    DDS采用了不同于传统频率合成方法的全数字结构。它最初是在20世纪70年代由美国学者J.Tierncy等人提出的,它是继直接频率合成和间接频率合成之后,随着数字集成电路和微电子技术迅速发展起来的第三代频率合成技术。DDS是指从相位量化概念出发直接合成所需波形,有效地解决了许多模拟合成技术无法解决的问题。
    DDS是建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值数字化后存入存储器作为查找表,然后通过查表读取数据,再经D/A转换器转换为模拟量,将保存的波形重新合成出来。DDS基本原理框图如图1所示。

d.JPG[page]

    目前AD公司是主流DDS芯片市场的最大供应商,它提供的众多DDS集成芯片以其较高的性价比取得了极为广泛的应用。AD公司的DDS产品主要有AD983X,AD985X和AD995X三大系列。对于AD985X系列来说,其系列产品虽然性能较好但是功耗偏高,而AD995X系列虽然功耗较低,但其价格高于AD983X系列,AD983X系列是低价格低功耗型产品。在AD983X系列中。AD9833的最大功耗仅为20 mW。同时,AD9833还具有外围电路简单、频率和相位可编程等特点。AD9833通过3线SPI串口进行写操作,内部有5个可编程寄存器,其中包括1个16位控制寄存器,2个28位频率寄存器和2个12位相位寄存器。用户可以通过16位控制寄存器设置所需的功能。AD9833的模拟输出为fout:
    fout=(fCLK/228)×FREQREG (1)
    式中FREQREG为所选频率寄存器中的频率字。
    信号相移为pout:
    pout=(2π/4 096)×PHASEREC (2)
    式中PHASEREC为所选相位寄存器中的相位字。

2 基于FPGA和DDS芯片的可编程遥测信号源
    传统的遥测信号源在设计上可编程性差,在很大程度上影响了其灵活型和通用性,同时也造成了资源的严重浪费。而本方案的设计具有较强的可编程性,可以灵活配置,通用性较强,大大节约了资源成本。
    该遥测信号源的硬件电路主要由低成本FPGA和DDS专用芯片构成,软件采用Verilog语言编程。对于软件部分来说,该信号源的控制接口和控制字编程是软件编程的重要部分。FPGA控制接口通过编程实现串口通信协议,预设控制字必须按照控制接口的通信协议串行输出给DDS专用芯片,DDS芯片才能接收控制字信息,并根据接收到的控制字信息输出所需的波形。
2.1 遥测信号源的硬件构成
    遥测信号源主要包括以下三个组成部分。
    (1)按键电路。它主要是向FPGA部分输送控制信息。一部分按键提供波形选择信息,另一部分提供需要输出波形的频率信息。
    (2)系统FPGA控制核心。FPGA是系统的核心控制部分。当FPGA接收到按键信息后,发送相应的控制信息给DDS芯片。通过程序设计,FPGA芯片EP1C6T144可实现灵活配置。
    (3)DDS电路。该部分主要采用AD9833芯片来搭建外围电路。根据接收到的FPGA控制信息产生所需波形信号,并将其输出。
    系统总体框图如图2所示。

g.JPG


    在该系统中,用户可通过波形选择按键输出默认频率的正弦波、三角波、方波等波形,如果在使用的过程中,需要输出不同频率的波形,则可以通过频率选择按键来实现。在FPGA控制模块中,当FPGA接收到数据或状态改变的信息后,所设置的相应的变量赋值会发生相应的改变,然后将相应的控制字输出给AD9833芯片,AD9833接收到控制字后通过直接数字频率合成,最终输出所需的波形。
2.2 遥测信号源的控制接口
    DDS芯片AD9833为3线SPI接口,对于一些微处理器来说可以直接与其连接,但对于FPGA来说,必须通过对SPI协议进行编程实现。因此在FPGA控制中,对SPI进行了模块化设计,无论是相位控制字输出还是频率控制字的输出都需经过SPI模块后,根据SPI协议进行输出。FPGA控制原理框图如图3所示。

h.JPG

[page]

    在FPGA中,首先接收到外部的按键信息,按键状态或数据模块被触发,根据该模块提供的信息,在相位、频率控制模块内,对相应的寄存器(preq0,fdreq0,fhreq0)进行赋值,完成相位及频率控制字的配置,并输入到SPI模块,通过SPI模块进行SPI协议输出给AD9833,控制输出必须满足AD9833的时序控制,时序如图4所示。

i.JPG


    在串行时钟输入SCLK(spiclk)的控制下,SCLK为高,使能信号FSYNC(spics)为低时,SDATA(spido)输出)开始输入数据,数据以16位字的形式写入AD9833。FSYNC可以在多组16个SCLK脉冲期间保持低电平,传输连续的16位字流,等到数据传输完毕后在最后一个字的第16个SCLK下降沿变高。
2.3 遥测信号源的软件控制字
    对于灵活可配置,通用性强的遥测信号源来说,其频率、波形等参数的实时变化是必不可少的。而系统要实现这些参数的实时变化,就必须将控制字进行相应的改变。如正弦波的控制字为十六进制数0008,三角波的控制字为十六进制数000A,方波的控制字十六进制数0028。
    由AD9833模拟输出频率的计算公式(参考式(1))可知,如果采用20 MHz的晶振作为AD9833的主频时钟来输出10 kHz的正弦波信号,则可计算出频率字FREQREG的十六进制数为20C49,如果软件设计时选用AD9833的频率寄存器0和相位寄存器0,则加上寄存器标识后,FPGA写入AD98 33的频率字高位十六进制数为4008,低位十六进制数为4C49。在给频率寄存器写入数据前,若给控制寄存器写入十六进制数2000,则可将频率寄存器设置成完整的28位来使用,若给写入十六进制数0000,则频率寄存器可以作为两个14位寄存器来使用。相位字可根据式(2)来计算。当相位偏移为0°时,相位字PHASEREC为十六进制数D000(相位寄存器的标示为1101);相位偏移为180°时,相位字PHASEREC为十六进制数D800。

[page]

3 仿真验证
    仿真是在QuartusⅡ环境下,使用其自带的仿真软件对整个工程进行功能仿真。
    仿真采用20 MHz的晶振作为AD9833的主频时钟来输出相位偏移为零、频率为10 kHz的正弦波、方波、三角波,以及相位偏移为180°的5 kHz的正弦波,结果分别如图5~图8所示。

a.JPG

b.JPG


    通过模拟输出频率公式可计算频率为5 kHz时,频率字FREQREG的十六进制数为10624,FPGA写入AD9833的频率字高位十六进制数为4004,低位十六进制数为4624。

4 结论
    本文提出了基于FPGA和DDS芯片的遥测信号源。该信号源主要由Cyclone EP1C6和AD9833芯片来搭建硬件电路,采用Verilog语言实现编程,通过对FPGA进行控制使其输出数据给DDS芯片,最终实现所需波形的输出。仿真表明该遥测信号源能够灵活、方便地输出频率范围为0~12.5 MHz的频率、相位可调的正弦波、三角波、方波信号。此方案的参数化没计,极大方便了对所需波形数据的更改,增强了信号源的灵活性。虽然该信号源能够输出频率、相位灵活可变的正弦波、方波、三角波,但没有实现任意波形的输出。因此以后研究方向是实现对任意波形的设计,以增加信号源的灵活可配置性,进一步增强其通用性。

关键字:遥测  信号源  DDS  FPGA 引用地址:基于直接数字频率合成的可编程遥测信号源

上一篇:基于一种非等距线阵的宽带信号处理方法
下一篇:如何把示波器上的FFT 做成极致

推荐阅读最新更新时间:2024-03-30 22:28

DDS正弦信号发生器
虽然临近考试,还是偷着时间把DDS的初级操作给搞定了,O(∩_∩)O哈哈哈。从搞清理论原理,到下载调试出波形,还真费了点功夫。 这也算从VHDL转战verilog的第一仗吧,把模块化设计小过了把瘾,嘿嘿…… 不管这能不能算个项目,但我还是在短时间内弄出来了,至于细节问题还有功能加强,考试之后再说喽! 首先还是要理清DDS中的理论计算关系,好的设计总是靠些理论的,呵呵。以输出信号为正弦信号为例好啦,主要关系和公式如下。 我们都知道,输出的正弦信号的相位是: ,三角函数而已啦! 为把t数字化(量化),选取基准时钟(系统时钟) 和基准相位(把2 分成2N等份) ,从而使得每个相位都有一个量化值,基准相位就是相位量
[测试测量]
<font color='red'>DDS</font>正弦信号发生器
新型FPGA板满足软件无线电、雷达应用等需求
  GE智能平台宣布即将推出各种以Xilinx Virtex-6 FPGA产品系列为基础的数字接收器、数字收发器和FPGA处理器产品。在此之前计划推出以Virtex-7产品系列等Xilinx 7系列设备为基础的新产品。这些新平台将提供高端处理性能和先进技术,满足处理应用的需求,如软件无线电、信号智能、战术通信和雷达。   鉴于以新型Xilinx设备为基础的解决方案表现出潜在的重要意义,GE智能平台同时宣布加入‘早期采用者计划’,以便各企业和机构尽早参与并了解公司在这些新产品方面的计划(依据保密协议)。   GE智能平台传感器处理技术主管Jon Jones说:“FPGA技术是要求严苛的军事应用的核心部分,与此同时,客户不断将该技
[嵌入式]
浅析DSP与FPGA两大市场的发展和关系
  随着模拟IC市场中众多垂直细分行业的飞速发展,传统DSP器件遭遇了各种替代性信号处理平台的竞争,FPGA即为典型代表。凭借高密度、低功耗和低成本的优势,FPGA不仅在通信、消费类、嵌入式等广泛领域中行使DSP的职能,并且已经快速渗透到诸多新兴应用领域之中。   尽管FPGA在某些应用领域中可以取代DSP,但是FPGA并不会彻底颠覆现有格局。来自全球领先的高性能信号处理解决方案供应商ADI公司DSP亚洲业务区域经理陆磊先生表示,未来FPGA与DSP更多是协同处理关系,由于双方的可编程,重用性和算法升级都有共通性,因此,使用DSP或FPGA都能实现更低功耗和更高性能。   ADI公司DSP亚洲业务区域经理陆磊先生认为,DSP与FP
[嵌入式]
基于FPGA的语音端点检测
语音端点检测就是从背景噪声中找到语音的起点和终点,其目标是要在一段输入信号中将语音信号同其他信号(如背景噪声)分离并且准确地判断出语音的端点。研究表明,即使在安静的环境中,一半以上的语音识别系统识别错误来自端点检测。因此,端点检测的重要性不容忽视,尤其在噪声环境下语音的端点检测,它的准确性很大程度上直接影响着后续的工作能否有效进行 。 当前语音识别系统大多以ARM、DSP为设计核心,其设计费用高、缺乏灵活性、开发周期长,而且很难满足高速的系统要求。在对语音端点检测算法的研究中,提出了诸如基于能量、过零率、LPC预测残差等多种算法 ,但这些方法大部分都是基于计算机软件的,不适合进行硬件开发 。 FPGA具有功耗低
[嵌入式]
基于FPGA的存储测试系统的设计
 0 引言   动态测试技术是以捕捉和处理各种动态信息为目的的一门综合技术,它在当代科学技术中地位十分重要,在航天航空、仪器仪表、交通运输、军事、医疗等研究中均应用广泛。常用的测试方法有遥测与存储测试,与无线电遥测仪相比,存储测试仪结构更为简单、无需发送天线、体积小、功耗低。存储测试技术是对被测对象没有影响或影响在允许范围的条件下,在被测体内放置微型数据采集存储测试仪,现场实时完成信号的快速采集和存储,事后回收,由计算机处理和再现测试信息同时保证测试仪器完好的一种动态测试技术。由于存储测试对测试结果影响较小,测试数据准确可靠,已经渐渐成为测试动态参数的重要手段。   1 系统整体设计   测试信号通过 传感器 输入测试电路
[嵌入式]
基于<font color='red'>FPGA</font>的存储测试系统的设计
基于SOPC的DDS信号发生器设计
摘 要:直接数字频率合成技术是一种新型的信号产生方法,是现代信号源的发展方向。该系统由FPGA 控制模块、键盘、LED 显示组成,结合DDS 的结构和原理,采用SOPC 和DDS 技术,设计出具有频率设置功能的多波形信号发生器。以Altera 公司的CycloneⅡ的核心器件EP2C35 为例,NIOS ⅡCPU 通过读取按键的值,实现任意步进、不同波形的输出显示功能。 0 引 言 直接数字频率合成( Dir ect Dig ital Frequency Synthesis,DDS) 是一种新型的频率合成技术,它把信号发生器的频率稳定度、准确度提高到与基准频率相同的水平,并且可以在很宽的频率范围内进行精细的频率调节。在
[嵌入式]
基于SOPC的<font color='red'>DDS</font>信号发生器设计
FPGA:65nm器件上量低功耗市场兴起
  随着65nm工艺的应用以及更多低功耗技术的采用,FPGA拥有了更低的成本、更高的性能以及突破性的低耗电量,具备进入更广泛市场的条件。FPGA从业者表示,今年FPGA快速增长,而预计明年仍将是一个增长年。    比拼65nm器件加快45nm研发   就像两三年前,可编程逻辑器件领域的两大厂商在90nm器件上进行大比拼一样,2007年,这两家企业Xilinx和Altera又在新一代技术节点65nm器件上开始了竞赛。一方面Xilinx宣称他们比竞争对手领先推出了65nm器件,另一方面Altera则在宣布推出低成本CycloneIIIВ系列65nm产品后表示,对手还没有推出低成本的65nm产品。   Xilinx的65nm器件集
[嵌入式]
DSP和FPGA构成的3/3相双绕组感应发电机励磁控制系统
摘要:介绍了针对3/3相双绕组感应发电机设计的励磁系统,该系统由DSP和FPGA构成。给出了控制系统的接口电路和实验结果。 关键词:DSP FPGA 3/3相双绕组感应发电机 1 系统简介 3/3相双绕组感应发电机带有两个绕组:励磁补偿绕组和功率绕组,如图1所示。励磁补偿绕组上接一个电力电子变换装置,用来提供感应发电机需要的无功功率,使功率绕组上输出一个稳定的直流电压。 图1中各参数的含义如下: isa,isb,isc——补偿绕组中的励磁电流; usa,usb,usc——补偿绕组相电压; ipa,ipb,ipc——功率绕组电流; upa,upb,upc——功率绕组相电压; udc——二极管整流桥直流侧输
[应用]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved