经验法则:如何计算高速信号的带宽?

发布者:EEWorld资讯最新更新时间:2014-06-04 来源: EEWORLD关键字:高速信号  带宽  奈奎斯特 手机看文章 扫描二维码
随时随地手机看文章
  总结来说,在发射端,高速信号的带宽是2.5倍比特率;在接收端,在有损信道模型下,根据奈奎斯特频率,带宽BW为1/2比特率。

  在时域中,波形有时会非常复杂,本文的目的是总结出一个经验规则,找到简单的方法计算高速信号的带宽。当然,经验法则的价值在于帮助校正我们的直觉,并迅速得到一个粗略的答案,它不可直接用于设计。

  众所周知,不归零编码是转换效率最高的数据编码方式,编码完成后是10101010的数据流,看起来像一个时钟,。如图1所示的例子。

  图1 :具有最高转换率的不归零编码看起来像一个时钟波形。

  在上面的例子中,每个时钟周期内有两位数据位被编码,数据间隔为半个时钟周期,这意味着在数据传输的比特率是基本时钟频率的一半,我们称此相关的时钟频率是奈奎斯特频率。注意不能将其与奈奎斯特采样速率混淆,因为在这种方式中,每个时钟周期有2个比特,数据比特率高于奈奎斯特频率,Nyquist频率是比特率的一半。

  如果我们知道时钟信号的时钟频率,带宽就可以基于这样的假设进行估算---假设信号的上升时间是周期的7%,这样带宽就约等于时钟频率的5倍。这也就是咱们前面提到的经验法则前半部分:根据信号上升时间计算信号带宽。具体来说,对于PRBS信号,因为当上升时间是最短的,在发射端,其带宽等于5倍奈奎斯特,也就是5 * ½比特率= 2.5 ×比特率。

  举个例子,假如比特率是10Gbit/s的,则在发射端的带宽约为25GHz。

  当然,前面的例子假定上升时间很短,约为7%的时钟信号,或14%的用户界面周期。

  当然,这是假定上升时间会很短:7%的时钟信号,或14%的UI周期。如果比特率被推到极限,上升时间可以长达25%的UI ,在这种情况下,带宽将小于25GHz,这就是为什么我们需要知道上升时间的原因。如果我们不知道的上升时间,而采用“一锤子” 的计算方法,最终的结果是可能高估了带宽。

  信号沿信道向下传输,由于频率相关的损失,上升时间将增加,这将减小信号的带宽。在接收端,带宽与发射端不同。在大多数的信道中,衰减尺度与频率大致呈比。如果在奈奎斯特频率有3dB衰减,则3次谐波有9 dB衰减,5次谐波为15db衰减。也即是说,与奈奎斯特第一谐波相比,所有的高次谐波将被呈现明显地衰减。在图2示的眼图中,发射端具有非常高的带宽,但通过有损信道以在奈奎斯特频率(奈奎斯特频率是存续的最高正弦波频率)内的3dB衰减,接收信号看起来几乎像是正弦波。

  图2 :接收端PRBS信号的眼图

  这也是我们前面提到的检验法则的后半部分:在有损信道,时钟的第一个谐波是存续的最高频率分量,并且数据信号的带宽是奈奎斯特频率,BW = ½比特率。例如,在接收端 ,一个10Gbit / s的信号通过有损信道的带宽为约5GHz的。

  现在,你试试吧:

  1 ,如果我想在得到一个至少2倍原始信号带宽的信号,基于第二代PCIe的信号波形的最低带宽为多少?

  2,在接收端 ,USB 3.1信号通过长电缆后,带宽为多少?

关键字:高速信号  带宽  奈奎斯特 引用地址:经验法则:如何计算高速信号的带宽?

上一篇:如何用好用活示波器
下一篇:快速生产测试的超紧凑矢量信号发生器R&S SGT100A

推荐阅读最新更新时间:2024-03-30 22:45

关于示波器的一些基本常识
  示波器数字示波器一直是工程师设计、调试产品的好帮手。但随着计算机、半导体和通信技术的发展,电路系统的信号时钟速度越来越快,信号上升时间也越来越短,导致因底层模拟信号完整性问题引发的数字错误日益突出。针对这些新的测试挑战,示波器供应商不断推出了性能更好的数字示波器。但要想准确快速地对系统信号进行分析,测量时还有很多新的因素必须考虑。如仪器速度能否跟上被测信号的变化、带宽是否足够、测量方法会不会引入干扰,甚至还有所使用的探头是否合适等等。   问题 1 :每台示波器都有一个频率范围,比如 10M 、 60M 、 100M ... 我手头用的示波器标称为 60MHz ,是不是可以理解为它最大可以测到 60MHz
[测试测量]
用高带宽混合信号示波器进行DDR验证和调试的技巧
DDR存储器,也称双倍数据率同步动态随机存储器,常用于高级嵌入式电路系统的设计,包括计算机、交通运输、家庭娱乐系统、医疗设备和消费类电子产品。DDR的广泛采用也推动着DDR存储器自身的研发,在DDR 1和DDR 2逐渐得到普及并成熟运用于某些行业的同时,新的DDR技术也开始出现在电子产品设计中,如DDR3(第三代DDR技术)和LPDDR(低功耗DDR技术)器件,它们能提供更高的性能。你可能认为DDR存储器的设计非常简明,但事实上,这些存储器件中更高的数据率和更低的电压常常会令你感到很难有设计裕量。此外,DDR接口是最为复杂的高速接口之一,因为每个存储器件上都有很多引脚;DDRII/III DQS、DQ等信号线不是简单的逻辑1和逻辑0
[测试测量]
用高<font color='red'>带宽</font>混合<font color='red'>信号</font>示波器进行DDR验证和调试的技巧
利用高速数字分析仪和专用内存软件调试更高速率 DDR 信号
内存 广泛应用于各种设备的单板。而随着电子产品对数据吞吐量的不断提高,内存也在更新换 代,进一步提升了速率,如新一代内存 DDR4,数据信号速率达到了 3.2Gbps。更高速率的内存信号,不仅 JEDEC 规范规定了更严格的测试要求和更多的测试项目,如对于 DDR4 还要求测试固有抖动 Dj,以及信号 的眼图模板测试等,而且对传统的内存测试 软件 中所使用的 DDR 内存信号读写分离方法,也构成了新的挑 战。本文将分析和介绍更高速率的 DDR 内存信号测试所面临的挑战以及力科的应对方案。 一、传统分析软件针对 DDR 信号的读写分离原理 常用的 DDR 内存分析软件一般是通过 DDR 内存的 DQ 数据信号与 DQS 选通信
[测试测量]
利用<font color='red'>高速</font>数字分析仪和专用内存软件调试更<font color='red'>高速</font>率 DDR <font color='red'>信号</font>
B型超声射频信号高速数据采集系统
前言 医学超声成像是利用超声波通过人体各组织时所反映的声学特征的差异来区分不同组织 ,并以图像的形式显示出脏器的界面和组织内部的细微结构。这种检查方式结合了超声物理学、现代电子技术和生物医学等多种技术,是继 X 线成像技术后 ,在医学中发展最迅速,应用最广泛的成像方法。特别是数字扫描转换器( DSC )和数字信号处理( DSP )的出现,把 B 型超声成像技术推向以计算机数字图像处理为主导的 ,功能强,自动化程度高,图像质量好的新水平。 在数字超声成像系统中 ,数字图像处理的方法直接影响着成像的质量。近几年来,为了提高超声图像的分辨率,改善图像的质量,以便于更好地提取有益于医疗诊断的信息,发展了
[医疗电子]
B型超声射频<font color='red'>信号</font><font color='red'>高速</font>数据采集系统
美高森美推出用于高速信号处理应用的RTG4 耐辐射FPGA器件
提供150K逻辑单元和300MHz性能,扩展了在耐辐射FPGA器件领域的领导地位。 致力于在功耗、安全、可靠性和性能方面提供差异化解决方案的半导体器件的领导者美高森美公司(Microsemi Corporation,纽约纳斯达克交易所代号:MSCC)今天宣布,可以提供面向高速信号处理应用的耐辐射FPGA产品RTG4 ,采用可重编程闪存技术,在最严苛的辐射环境中提供完全免疫于辐射引发的配置翻转的特性,无需重新配置 (configuration scrubbing),这与基于SRAM技术的FPGA是不同的。RTG4可以为太空级产品应用提供多达150K个逻辑单元和高达300 MHz系统性能。
[嵌入式]
美高森美推出用于<font color='red'>高速</font><font color='red'>信号</font>处理应用的RTG4 耐辐射FPGA器件
关于示波器的采样率三个问题
1. 怎样选择示波器的采样率? 采样率通常由带宽决定。高斯响应的示波器(InfiniiVision系列)通常而言采样率需要是带宽的 4 倍或更高。 2. 选择具有最大额定采样率的示波器, 足以提供示波器的额定实时带宽吗? 示波器的最大额定采样率与其实时带宽密切相关。 简单来讲,“实时”表示在单次采集中 ( 非重复 ),示波器可以捕获和显示与其额定带宽对应的信号。 大多数工程师都熟悉 Nyquist 采样定理。根据这 一定理,对于具有最大频率 fmax 的有限带宽 ( 频带受限 ) 的信号,等间隔的采样频率 fS 必须要比最大频率 fmax 高出 两倍以上 ( 即 fs 2•fmax),才能以独特的方式重建信号并 且不会发生混叠
[测试测量]
关于示波器的采样率三个问题
ZDS2022示波器标配探头的带宽是多少?
ZDS2022示波器标配的探头是电压探头ZP1025S,分为X1和X10两个衰减档位。该探头在不同的衰减档位下,带宽不一样:使用X1档位时,带宽只有10MHz左右;使用X10档位时,带宽为250MHz。表8.1为ZDS2022示波器标配探头的参数表。 表8.1电压探头ZP1025S的性能参数表 带宽(-3 dB) ×1:DC-10MHz、×10:DC-250MHz 上升时间(10% - 90%) ×1:35ns、×10:1.4 ns 衰减比 1:1/10:1 (可切换) 输入阻抗 (端接到1 MΩ时) ×1:1MΩ、×10:10MΩ 输入电容 ×1:55 pF±10 pF、×10:13pF±5 pF 最大输入电压
[测试测量]
CN0002 使用ADI AD8376 VGA驱动高IF交流耦合应用中的宽带宽ADC
VGA(Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输标准,具有分辨率高、显示速率快、颜色丰富等优点,在彩色显示器领域得到了广泛的应用。
[模拟电子]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved