基于测试系统的FPGA测试方法研究

发布者:dst2015最新更新时间:2014-09-23 来源: ednchina关键字:测试系统  FPGA  测试方法 手机看文章 扫描二维码
随时随地手机看文章

1 引言

目前FPGA大多采用基于查找表技术,主要由可编程输入/输出单元(IOB)、可编程逻辑单元(CLB)、可编程布线资源(PI)、配置用的SRAM、BlockRAM和数字延迟锁相环(DLL)等部分组成。对FPGA进行测试要对FPGA内部可能包含的资源进行结构分析,经过一个测试配置(TC)和向量实施(TS)的过程,把FPGA配置为具有特定功能的电路,再从应用级别上对电路进行测试,完成电路的功能及参数测试。

2 FPGA的配置方法

对FPGA进行配置有多种方法可以选择,包括边界扫描配置方法、Xilinx公司专用的SPI/BPI FLASH配置方法、System ACE配置方法、CPLD+第三方FLASH配置方法、系统直接加载配置向量的配置方法。边界扫描方法主要适合在线配置调试用,Xilinx专用Flash配置方法,每次只能在FLASH中存储一段配置码,不适合反复配置测试过程。System ACE方法需要专门的System ACE控制芯片和CF卡,应用比较麻烦。比较适合系统测试的主要是后两种方法。

2.1 测试系统直接配置方法

当采用的测试系统比较高级,比如Teradyne公司的UltraFLEX,该系统测试频率高达500MHz,测试通道数多达1024个,测试向量深度可达128M,可以使用系统直接加载二进制配置向量对FPGA进行配置。

能够在同一个操作流程中完成FPGA芯片的多次“配置-测试”过程。该方法操作简单,提高了FPGA芯片的测试效率,能够实现FPGA芯片的产业化测试。

2.2 CPLD+第三方FLASH的配置方法

当待测FPGA的配置代码比较大,而测试系统(ATE)向量深度不足时,可以采用CPLD+第三方FLASH的配置方法,其结构图如图1所示。

其中CPLD的设计是最重要的部分,它所实现的功能模块包括接口模块、控制模块、地址发生器模块。接口模块实现与测试系统的通信,接收测试系统指令并作相应处理,同时将工作状态反馈给测试系统;控制模块提供控制时序命令,操纵整个配置过程;地址发生器模块为读取闪存数据提供数据地址。CPLD内部各功能模块采用硬件描述语言实现。

Flash是配置文件的存储器件,预先将多段16进制格式配置文件烧写进Flash中。FPGA是系统中配置的目标器件。

本方法采用ATE控制CPLD读取FLASH中不同地址范围内的配置代码对FPGA进行配置,再在不掉电的情况下对配置好的FPGA进行功能和参数测试。

3 FPGA配置模式选择与配置码的生成

3.1 FPGA配置模式选择

FPGA的配置模式有多种,而且不同系列FPGA的配置模式有一定的差别,主要的配置模式有:主串模式、从串模式、主并模式、从并模式和边界扫描模式。通过设置三个模式选择管脚M0、M1、M2可以选择不同配置模式。配置模式如表1所示。

用测试系统对FPGA进行测试大部分时间是用在配置上,配置时间根据配置码大小不同可达几毫秒到数十秒。为了提高配置速度,我们对FPGA进行配置选择从并模式,可以最大地节省测试配置时间。以Virtex-II系列FPGA为例,其从并配置模式原理图如图2所示。

3.2 配置码的生成

FPGA配置码要在Xilinx ISE开发环境下编写配置程序,生成所需要的二进制格式配置文件,如图3所示。 [page]

图中1~7行属于文件头,需要删除掉,第8~9行就是配置数据开始标志:FFFFFFFF AA995566,后面的都是配置数据。

配置文件数据宽度都是32位,还要根据不同系列FPGA的配置数据宽度进行修改。以Virtex-II系列为例,它的从并模式数据宽度是8位,我们需要编写应用程序转化成8位宽的数据。配置数据比特顺序如表2所示,以8位宽数据为例,其D0为最高位。

4 FPGA的配置与测试流程

FPGA配置过程主要有四个步骤:清除配置存储器、初始化、配置和启动。以Virtex-II FPGA为例,配置过程的时序要求如图5所示:系统上电后给PROG_B管脚一个低信号,FPGA便开始清除配置存储器,FPGA内部将INIT_B管脚和DONE管脚拉低。当配置存储器清除完毕,INIT_B会变高,之后若CS_B为低有效,就可以传送配置数据对FPGA进行配置,当管脚DONE由低变为高,便标志芯片的配置完成。

用测试系统对FPGA进行测试可以把配置代码和测试代码分别做成不同的Pattern文件,把配置过程也作为一个功能测试项,这样便可对被测FPGA电路进行反复的配置--测试。配置pattern文件如图5所示。

FPGA配置完毕后,便具有一定的功能,可以像其他电路一样进行功能和参数测试。

5 结论

本文详细介绍了FPGA配置方法、配置模式选择和配置码的生成方法,并以Virtex-II系列FPGAXC2V250为例详细介绍了用测试系统Ultra-FLEX对FPGA的配置与测试过程。该方法可广泛应用于各种FPGA的测试,具有较强的通用性,对于实现FPGA的产业化测试具有重要意义。

关键字:测试系统  FPGA  测试方法 引用地址:基于测试系统的FPGA测试方法研究

上一篇:基于芯片测试的环路滤波器设计
下一篇:测量等离子体密度的微波标量反射计设计

推荐阅读最新更新时间:2024-03-30 22:47

ISE 设计套件11.1 简介
ISE® 设计套件11.1版本(ISE™ Design Suite 11.1)在为嵌入式、DSP和逻辑设计人员提供FPGA设计工具和IP产品方面确立了业界新标准。作为赛灵思目标设计平台战略的一个重要里程碑,最新版ISE® 设计套件11.1的推出可支持更简单、更智能的设计方法。这主要是通过以下几个方面的独特组合实现的: 基于用户群体而优化的多种配置版本 - 赛灵思设计工具和IP提供了四种不同的针对特定领域(或设计人群)优化的版本,提供基于特定领域所熟悉的设计方法,可以大大提高设计人员的生产力。 改进了Project Navigator 和 System Generator for DSP、Platform St
[嵌入式]
中移动开通100G DWDM测试系统 上海贝尔率先进入
7月5日消息,今天,上海贝尔宣布成功开通中国移动省际骨干传送网杭州至福州100G DWDM测试系统,成为中国移动100G现网测试首家开始测试的系统供应商。本次成功开通的100G测试系统,不仅是中国移动第一条100G测试系统,也是中国第一条国干级别的100G测试系统。 第一条国干级别100G测试系统开通 100GDWDM是下一代光传输技术的主流技术,是实现高速、智能光网络的革命性技术。中国移动此次省际骨干传送网的100G测试系统是为加快推进100G成熟、应用而做的前期准备。此次测试选择的是省际骨干传送网中最复杂的段落之一-杭州到福州的国家干线,全长1001公里,共经过15个站点、14个跨段。测试内容主要包括100G系统的
[网络通信]
LiDAR在FPGA和ASIC之间的选择
LiDAR点云的实时处理有时甚至超过100万个数据点/秒,因此需要高水平的计算来加速点云深度学习算法。LiDAR 3D点云数据的处理是通过删除不需要的数据、过滤相关数据和将点云划分为片段等步骤进行预处理的,最后对特征进行识别和分类。 LiDAR系统的开发必须在ASIC或FPGA之间进行权衡。目前,大多数采用的ASIC都集中在模拟光子学方面,而不是数字信号处理。 NRE:研究、设计、开发和测试一个新产品或产品改进的一次性成本性能和功耗:功耗预算与芯片性能的关系上市时间成本芯片封装尺寸 在提到汽车ASIC和FPGA时,人们会有一个固有观念,但这些需要重新审视。车厂最好在为LiDAR应用选择ASIC或FPGA之前询问芯片供应
[汽车电子]
LiDAR在<font color='red'>FPGA</font>和ASIC之间的选择
基于AVR和FPGA高精度数字式移相发生器的设计
1引 言   语音编码算法利用语音信号的冗余信息及某些人耳不敏感的信息,可以在低比特率上获得较高质量的重建语音,压缩编码一直是通信中的关键技术。语音信号研究者们一直在寻求一种在保持语音质量不显著下降的情况下使语音信号的编码比特率最小的方法,特别地,低比特率语音编码体制(比特率在4.8 kb/s以下)因其广泛的需求而得到研究者的重视。   语音编码器的性能常常用比特率、延时、复杂度和质量4个属性来进行衡量,因此,在分析语音编码器的性能时,主要应该考虑这些属性。值得注意的是,这些属性之间不是孤立的,而是相互紧密联系的,例如,低比特率的编码器一般比高比特率的编码器有更大的延时、更高的算法复杂度和较低的语音质量。因此在对各种编码算法进
[单片机]
基于AVR和<font color='red'>FPGA</font>高精度数字式移相发生器的设计
Xilinx推出业界首款高性能DDR4内存解决方案
赛灵思交付业界首款数据速率高达每秒2400 Mb的All Programmable UltraScale器件内存解决方案。 2014年3月11日,北京 — All Programmable技术和器件的全球领先企业赛灵思公司 (NASDAQ: XLNX)今天宣布推出业界首款面向All Programmable UltraScale™器件的高性能DDR4内存解决方案,每秒数据速率高达2400 Mb。UltraScale器件采用ASIC级架构,可支持大量I/O和超大存储带宽,并能够大幅降低功耗和时延。赛灵思稳定可靠的内存解决方案可加速设计进程,并增加了对DDR4接口的支持。 UltraScale器件中的新增DDR4内存接
[半导体设计/制造]
中电瑞华推出电池EOL综合测试系统
中电瑞华(深圳)电子科技有限公司面向新能源汽车领域开发的“电池EOL(End of Line Test/生产线下线测试应用)综合测试系统”赢得市场的良好反响。 电池包EOL综合测试系统具备多项功能,诸如连接测试、短路测试、BMS通讯和错误码测试、绝缘检测、耐压检测等电气安规测试,以及程序烧录、充放电模拟、整车CAN报文模拟检测等功能。 是将众多测试仪器集成于一个设备,通过开关控制与软件集成,将众多测试项串联起来,达到连续测试的目的,优化下线的测试时间。 传统的电池包测试过程存在下线测试内容不完善,导致产品含有较大的安全与性能隐患的风险。传统的测试方法主要依靠人工检测,但是由于数据量巨大,测试的工具和手段繁复不一,因此无
[测试测量]
透气性测试方法及设备
包装材料阻隔性能的优劣是决定其使用领域及内容物质量的主要因素之一。渗透通过包装材料的氧气、二氧化碳等气体会显著影响产品的品质,因此在进行产品的包装设计时需要结合产品预计的保质期选择阻隔性能适当的材料。透气性检测设备是近几年包装材料制造商以及使用商主要选购的高端检测设备之一。 1、透气性测试的发展 透气性测试,也称作气体阻隔性测试或是气体透过性测试,主要是考察薄膜、薄片对常见无机气体的阻隔性能,是材料主要的阻隔性能指标之一。通常检测的是材料的透氧性,由于气调包装的广泛使用也需对包装材料的二氧化碳、氮气透过性能进行检测。 透气性测试方法可分为压差法(Differential-pressure method)与等压法(Equal-
[测试测量]
三输出、三相电流模式降压型控制器
200 7 年 1 月 9 日 - 北京 - 凌力尔特公司( Linear Technology Corporation )推出三输出、三相电流模式同步降压型开关稳压器控制器 LTC3773 ,该器件具有输出电压升 / 降跟踪功能。这个控制器可为 FPGA 、 DSP 和其他多电源应用提供完整的电源管理解决方案。 LTC3773 由 3 个独立的同步降压型稳压控制器组成。片上集成了高端和低端同步整流驱动器,以用 4V 至 36V 的输入电压驱动 N 沟道 MOSFET 。通过让控制器之间以 120 o 相
[新品]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved