示波器高级触发类型和控制（上）

高级触发对进入信号更严格指定的条件作出响应，如它可以简便地检测比本应宽度窄的脉冲。仅使用边沿触发是不可能检测到这种条件的。高级触发控制功能可以隔离特定的关心的事件。

Pinpoint 触发系统允许高度可选地控制试图捕获的事件。可以在按幅度定义的脉冲上触发(如欠幅脉冲或脉冲); 按时间限定的脉冲上触发(脉宽、毛刺、转换速率、建立时间和保持时间及超时); 使用窗口触发进行幅度和时间触发；或通过逻辑状态或码型进行描绘(逻辑触发)。直观的用户界面可以迅速设置触发参数，在测试设置中实现广泛的灵活性，最大限度地提高工作效率。通过使用鼠标或示波器触摸屏选择触发设置菜单项，或按前面板TRIGGER 部分的ADVANCED 按钮，可以显示高级触发菜单。

许多示波器提供了A-B双触发。A(主)触发通常是一个全功能系统，它包括高级触发；辅助的B触发则限于边沿样式检测。A 触发作为限定符，在A 触发发生时，B触发可以查找规定的电压门限。

泰克采用Pinpoint 触发技术的DPO7000 和MSO/DPO/DSA70000系列示波器则不同于此。它们有两条互补的触发电路，允许在A 事件和B 事件上进行全面的高级触发限定，这称为A 事件和B 事件双触发。Pinpoint 触发为下述触发类型提供了A 事件和B 事件双触发：边沿、毛刺、宽度、欠幅脉冲、超时、跳变时间、建立时间和保持时间、码型、状态及窗口。

毛刺触发

毛刺触发只能接受(或拒绝)脉宽低于规定极限的事件。可以选择负极、正极或任一极性。这种触发控制功能可以检查毛刺的成因(不管其多么少见)及其对其它信号的影响。Pinpoint 触发系统系统的用户界面允许搜索最低<300 ps的毛刺，检测宽达150 ps的毛刺，最低重新准备*1 时间为300 ps。在图1a中，毛刺触发用来追踪串扰问题。通道1触发在系统中导致逻辑不确定性的毛刺，通道4 识别相邻数据线路导致毛刺的信号。

图1a. 毛刺触发。            

宽度触发

宽度触发允许只接受(或拒绝)位于两个规定时间极限之间的脉宽定义的触发，用来观察码间干扰(ISI)。当位状态在一长串有着相反状态的位后面变化时，会发生码间干扰，如在一串“0”后面发生“1”时。在8B/10B 编码中，位时间可能会在1 位到5 位之间，而PRBS 信号的宽度变化要更大。在宽度触发中，可以选择正或负的脉冲极性。脉宽可以位于150 ps - 1 s 之间，用户接口控制功能支持直到300 ps 的分辨率和300 ps 的重新准备时间。在图1b中，宽度触发用来仅触发快速串行码流中长4位的正脉冲。

图1b. 宽度触发    

欠幅脉冲触发

数字信号中的欠幅脉冲通常代表着亚稳定条件，可能会把数字系统置于未知状态。欠幅脉冲触发可以仅接受进入和退出两个规定幅度门限之间的脉冲所指定的触发。可以使用时间限定欠幅脉冲，最小脉宽200 ps，重新准备时间300 ps。可以选择正、负或任一短脉冲极性。在图1c中，欠幅脉冲触发电平设置成逻辑家族的最低门限值，示波器会捕获低于这一指标的脉冲。[page]

图1c. 欠幅脉冲触发。

超时触发

系统中有时会设计时钟或数据信令“死区时间”。但是，如果没有与其它系统时间建立正确的定时关系，那么死区时间可能会导致系统通信错误。通常来说，最好触发这些死区时间，发现其是否存在，然后考察其与其它信号的定时。通过使用超时触发，可以触发采集指定时间周期内保持高、低或任一状态的事件，这一时间周期可以使用时间控制功能，从300 ps 到1 s 进行调节。在图1d中，超时触发确定双向总线数据流中的死区时间。定时器设成100 ns，保证要大于信号中的任何数据宽度。死区时间给为340 ns。采集计数器在10 秒内找到45 个超时事件，表明这一事件在重复的码流中发生的时间仅占整个时间的.0000015%。

图1d. 超时触发。

跳变时间触发

如果边沿(跳变时间)快于工作环境必需的水平，那么它可能会发出讨厌的能量。跳变时间太慢(如在时钟上)，可能会导致电路不稳定。跳变时间触发允许在从低到高门限和/ 或从高到低门限的时间间隔慢于(大于)或快于(小于)指定时间时触发系统，其中可以选择正、负或任一极性。在图1e 中，跳变时间触发用来识别慢于3.5 ns 的时钟边沿。

图1e. 跳变时间触发。

建立时间和保持时间触发

建立时间和保持时间违规可能会导致数据错误，进而可能导致整个系统发生波动。在同步数据信号未能满足建立时间和保持时间指标时，建立时间和保持时间触发可以简便地捕获特定的信号质量和定时细节。如果在正(或负)时钟边沿规定的建立时间和保持时间窗口内发生正或负数据边沿(跳变)，那么可以触发采集。只有建立时间和保持时间触发才允许确定性地捕获使用其它类型必须会漏掉的各个建立时间和保持时间违规。图1f表明了小于300 ps的建立时间和小于300 ps的保持时间违规捕获的1165 项采集。

图1f. 建立时间和保持时间触发。[page]

窗口触发

在许多高速设计中，多个内部元件总线在一块电路板上共享相同的总线。硬件或软件控制的缓冲阵列用来把正确数据复用到主总线上。复用器逻辑设计成在任一时间只允许一个单元使用总线。设计错误可能会导致总线争用，即在有两个逻辑电平的一条总线中会经历一种“中间”状态，在这种状态下，信号既不是‘1’也不是‘0’。窗口触发可以轻松捕获总线争用。通过窗口触发功能，示波器会触发进入(或退出)由两个用户可调节的门限定义的窗口的事件。此外，还可以使用窗口触发上的时间限定指标，构成一个矩形时间窗口，如果信号进入或退出这个窗口，那么会触发采集。最小窗口宽度是150 ps，最小重新准备时间为500 ps。图1g说明了捕获的总线争用事件。触发电平设置成相应逻辑家族的高和低门限电压。

图1g. 窗口触发。

逻辑限定

通过Pinpoint触发系统，还可以选择对上面所有高级触发类型(毛刺、宽度、欠幅脉冲、超时、跳变时间、建立时间和保持时间、窗口)进行逻辑判断，为隔离事件提供了另一个强大的工具。图2说明了使用逻辑限定捕获建立时间和保持时间，其中通道1 (黄色)和通道2 (蓝色)分别是时钟和数据。通道3 (洋红色)和通道4 (绿色)的触发事件都限定为逻辑高。只有在满足逻辑条件时，

才会在建立时间和保持时间违规时触发采集。在数字电路中，通常需要根据观察的信号的逻辑状态定义触发条件。4通道示波器可以使用最多四条输入的逻辑状态触发示波器。

图2. 逻辑判定建立时间和保持时间触发

Pinpoint 触发系统中有两种逻辑触发：

◆逻辑码型触发

◆逻辑状态触发

◆逻辑码型触发

逻辑触发(图3a)允许在提供的输入通道的任何逻辑组合上触发采集，特别适合检验数字逻辑操作。在输入通道满足逻辑码型(AND, OR, NAND, NOR)时，示波器会触

发采集。传统的逻辑家族(TTL 和ECL)提供了预先定义的门限电平，也可以使用USER 为逻辑家族设置门限，如高速CMOS。在MSO70000 系列上，可以把宽达20位的逻辑码型定义为触发条件。这特别适合隔离复杂设计中的特定系统状态，如定时检验至关重要的存储器总线。

图3a. 逻辑码型触发。

逻辑状态触发

与逻辑码型触发类似，在逻辑状态触发中，触发通过由通道4(及MSO70000 上的Clk/Qual)上的边沿提供时钟的通道1、2 和3(及MSO70000上的通道D0-D15)的任何逻辑码型定义，如图3b 所示。可以在时钟上升沿或下降沿上触发系统。在包含触发和位移寄存器的电路中调试传播时延和亚稳定问题时，这类触发非常有用。逻辑状态触发可以用来调试存在离散时钟线路和多个数据信号的并行总线；串行触发(后面将进行讨论) 则适用于触发串行总线中的嵌入式时钟数据。

图3b. 逻辑状态触发。