技术干货—关于多通道数据采集(DAQ)系统的性能优化

发布者:TranquilBreeze最新更新时间:2019-01-28 作者: Joseph Leandro Peje关键字:DAQ  ADI 手机看文章 扫描二维码
随时随地手机看文章

摘要

 

在多通道多路复用数据采集系统中,增加每个ADC的通道数量可改善系统的整体成本、面积和效率。现代逐次逼近寄存器模数转换器(SAR ADC)具有高吞吐量和高能效,使得系统设计人员能够实现比以往更高的通道密度。本文将说明多路复用器输入端的建立瞬变(由多路复用器输出端的大尺度开关瞬变引起)导致需要较长采集时间,使得多通道数据采集系统的整体吞吐量显著降低。然后,本文将着重阐述使输入建立时间最小化以及提高数据吞吐量和系统效率所需的设计权衡。

 

什么是多通道DAQ?如何衡量多通道DAQ的性能?

 

多通道数据采集(DAQ)系统是一个与多路输入(通常是传感器)接口的完整信号链子系统,其主要功能是将输入端的模拟信号转换为处理单元可以理解的数字数据。多通道DAQ系统的主要组成部分有模拟前端子系统(缓冲器、开关元件和信号调理模块)、模数转换器(ADC)及数字接口。对于高速精密转换器,开关元件(通常是多路复用器)放置在ADC驱动器和转换器本身之前,以利用现代ADC的先进性能。SAR ADC兼具高速度和高精度性能,是这些应用最常用的ADC类型。

 

High channel density precision DAQ systems for industrial and medical applications aim to compress the largest number of channels into the least possible area. Multiplexed DAQ systems, generally, can achieve high density, high throughput, and good energy efficiency by:

用于工业和医疗应用的高通道密度精密DAQ系统致力于将最多的通道压缩到尽可能小的区域中。通过如下手段,多路复用DAQ系统一般可以实现高密度、高吞吐量和良好的能效:

 

1.使用高速精密SAR ADC

 

2.每个通道使用最低采样速率

 

3.最大程度提高SAR ADC转换器利用率,其中:

 

SAR ADC转换器利用率

每通道采样速率

SAD ADC采样速率

 

n为通道数。对每个转换器而言,多通道数据采集系统的总吞吐量由下式给出:

 

总吞吐量


SAR ADC转换器利用率 × SAR ADC采样速率


分辨率

 

这表明多通道DAQ系统的总吞吐量不仅取决于SAR ADC的速度和分辨率,还取决于此转换器的利用情况。

 

图1.典型的基于SAR ADC的多路复用数据采集系统框图

 

 

延迟如何影响多通道DAQ系统的性能?

 

在有建立延迟的情况下,ADC的实际采样和转换周期会增加一项td,导致转换器的实际最大采样速率由下式给出:

 

SRADC, actual, max

 

1 样本

 

其中TADC是ADC每个样本的采样周期(大多数ADC数据手册通常都会提供,更常见的形式是SAR ADC采样速率的倒数,以“秒/样本”为单位)。对于非零延迟td,多通道DAQ系统的实际最大采样速率总是小于转换器采样速率,导致转换器利用率始终低于100%。由此可以明白,采样和转换周期上增加的任何延迟都会降低转换器的利用率。当与前面关于总吞吐量的表达式联系起来时,多通道DAQ可以容纳的最大通道数量就会减少。总之,任何建立延迟都会降低多通道DAQ系统的通道密度和/或总吞吐量。

 

什么是多路复用器输入切换毛刺和输入建立时间?

 

当多路复用器从一路输入切换到另一路输入时,输出仍然有前一输入通道的记忆,其表现形式为多路复用器的输出负载电容和寄生漏极电容中存储的电荷。这对于高容性负载(例如ADC驱动器和ADC本身)更为明显,因为这些存储的电荷没有低阻抗路径可以走。甚至可以说这些电荷被困住了,原因是输出为容性,并且现代多路复用器采用先开后合(BBM)机制,故多路复用器具有高阻抗。只有切换到下一路输入,这些电荷才能被释放电。

 

图2.切换前状态(左),切换后,发生电荷共享,迅速引起电压下降ΔV(右)

 

切换后,输入电容CA将并联到输出电容COUT。然而,CA和COUT最初可能处于不同的电位,这将导致CA和COUT之间发生电荷共享。对于超高带宽多路复用器,电荷共享几乎立即发生,导致多路复用器输入端出现高频毛刺。此毛刺的幅度ΔV由下式给出:

 

 

其中ΔVC是切换之前电容电压的差值。多路复用器输入侧发生的瞬态毛刺现象就是通常所说的反冲,其对于具有高容性负载(例如ADC、容性DAC和采样电路等)的开关应用更为普遍。这个话题在MT-088中已做简要说明。转换器要产生有效数据,毛刺必须稳定在输出的1 LSB以内,而输入稳定在1 LSB以内(并保持在该范围内!)所需的时间就是输入建立时间(tS)。tS是前面描述的延迟td的组成部分,它对此项的贡献可能是最大的。

 

当ADC不像现在这样快时,这些毛刺及相应的输入建立时间微不足道,可以忽略不计。但是,随着ADC速度的提高,转换器采样周期变得越来越短,接近输入建立时间的量级。如前所述,当ADC周期TADC等于输入建立时间tS(事实上是td)时,转换器利用率大大降低至50%。这意味着我们只使用了转换器的一半能力!需要重申输入建立时间的重要性,它应与精密转换器的当前技术同步发展,为提高多通道DAQ系统的性能铺平道路。

 

如何最大程度缩短输入建立时间?

 

为使开关毛刺最小化,通常在缓冲放大器和多路复用器之间使用一个RC滤波器(参见CN-0292),称之为缓冲器网络。图3显示了一个双通道多路复用模拟前端子系统的信号链子系统及其相应的开关时序图。

 

图3.多通道DAQ系统的双通道多路复用模拟前端子系统及相应的时序图

 

缓冲器RC作为主导极点,假设多路复用器相对于放大器和缓冲器RC具有非常高的带宽,那么输入毛刺和建立瞬变可近似为具有一阶(指数)响应。为了进一步分析输入毛刺,图4详细显示了输入毛刺瞬态响应。

 

对于一阶假设,误差VERROR的表达式是一个关于时间的递减指数函数。VERROR的初始值(切换时的值)为毛刺幅度ΔV,其将以缓冲器RC值决定的速率衰减。VERROR稳定在1 LSB以内所需的时间被定义为输入建立时间。


图4.分析切换期间的多路复用器输入毛刺:时序定义和设计目标

 

另一方面,转换器以周期tACQ采样(也称为采集时间)。在tACQ过去后的ADC转换阶段,转换器将量化任何可用的采样数据。如果VERROR衰减速度过慢,导致其未稳定在某一值(1 LSB到几个LSB)以内,就会产生问题。这将导致当前样本被前一模拟输入破坏,引起ADC通道之间的串扰。考虑到输入建立时间,必须确保输入建立时间小于转换器采集时间,以使误差最小。而且,进一步减小tS还为使用更快转换器以提高系统总吞吐量和密度提供了机会。

 

利用我们的数学技能,当ΔVC为满量程输入范围且VERROR达到至少1 LSB(多路复用器输出在目标电平的1 LSB以内)时,可以推出最差情况下的最快输入建立时间表达式。多通道DAQ系统设计人员将拥有两个设计抓手:缓冲器时间常数和CA/COUT比率,从而得出输入建立时间的表达式:

 

 

这里可以看出,输入建立时间是缓冲器时间常数τ和VERROR稳定在1 LSB以内所需的时间常数数量η的线性函数。减少输入建立时间的最直接方法是使用时间常数较小的缓冲器网络,这很有意义,因为较快的(高带宽)缓冲器网络会降低时间常数。然而,这种方法将带来一组不同的涉及噪声和负载的权衡。另一方面,η项最小化也可以达成类似的结果。

 

η是缓冲器电容(CA)与输出电容(COUT)之比的函数。如果1 LSB等于满量程输入范围除以2的N-1次方(N为位数),并且最差情况下ΔVC等于满量程输入范围,则该表达式可以进一步简化。

 

 

公式6可能不那么直观,很难可视化,所以仅利用10位、14位、18位和20位分辨率的半对数图来说明可能更好,如图5所示。

 

图5.建立至1 LSB所需时间常数的图形

 

可以看出,CA/COUT值越高,则建立时间越短;电容比非常高时,建立时间甚至接近0。COUT实质上是多路复用器的漏极电容和后续各级的输入电容,因此只有CA保持比较灵活的自由度。对于10位分辨率,要使建立时间为0,CA须比COUT大至少1000倍;对于20位系统,至少要比COUT大1,000,000倍!举例来说,对于10位和20位系统,为使建立时间为0,100 pF的典型负载分别需要100 nF和100μF的缓冲器电容。

 

总之,输入建立时间最小化可以通过两种方法实现:

 

1.对缓冲器网络使用高带宽

2.相对于COUT,使用较高的CA值。

 

高带宽和大缓冲器电容可最大限度地减少输入建立时间,所以使用最高带宽和最大电容就行了

 

非也!必须考虑RC负载效应和放大器的驱动能力!为了研究缓冲器网络对缓冲放大器的负载影响,应在频域分析模拟前端子系统。

 

由于我们将输入毛刺建立在一阶响应的思想上,所以缓冲器网络极点应该就是最主要的贡献者。换句话说,缓冲器带宽应该小于缓冲放大器和多路复用器的带宽,以避免多极点交互,确保一阶近似成立。

 

图6.缓冲和缓冲器等效电路(左)与放大器和缓冲器网络的等效阻抗(右)

 

典型缓冲架构由缓冲(G = 1)配置的精密放大器与缓冲器网络级联组成。在频域中分析,此子系统的输出取决于缓冲器输入阻抗与缓冲器输入阻抗和放大器闭环输出阻抗之和的比率。检查可知,为避免负载效应,缓冲器输入阻抗应该大于放大器闭环阻抗,如公式7所示。

 

 

也就是说,为避免缓冲器网络成为缓冲放大器的负载,我们应该:

 

1.增大缓冲器时间常数RACA,以有效降低带宽

2.使用较小缓冲器电容CA

3.选择闭环输出阻抗非常低的放大器

 

前两个选项使我们清楚地了解到负载效应和输入建立时间之间的取舍。这限制了我们可以使用的缓冲器带宽和电容的大小。第三个选项引入了一个性能参数,选择适当的精密放大器时应予以考虑。还应考虑稳定性和驱动能力。

 

图7显示,对于具有足够带宽的精密放大器(例如-3 dB闭环带宽约为970 kHz的ADA4096-2),结果与目前进行的分析一致,但少数波形除外。对于10 kHz的缓冲器带宽,最大CA产生最快的输入建立时间。而对于200 kHz的缓冲器带宽,增大CA仍然会加快建立时间,直至发生负载效应。从结果中看到的欠阻尼响应具有极小的毛刺幅度,但建立时间比较小CA所产生的响应要长,尽管后者的毛刺幅度较高。这凸显了仔细研究缓冲器如何加载放大器的重要性,在为系统选择器件时务必考虑这一点。

 

图7.针对10 kHz(上方)和200 kHz(下方)缓冲器带宽的多路复用器输入,ADA4096-2放大器模型

 

如前所述,需要注意的一个放大器参数是闭环输出阻抗。运算放大器的闭环阻抗通常与其开环增益AV成反比。我们还希望缓冲器网络具有高带宽以使建立时间最短,因此要求放大器的-3 dB带宽甚至大于缓冲器带宽。除了较低的噪声、失调和失调漂移外,最适合用于多路复用DAQ系统以实现最小输入建立时间的精密放大器还有两个优先特性:1)具有高带宽,2)具有非常低的闭环阻抗。然而,这些优势的得来并非没有代价,而代价的表现形式就是功耗。例如,我们可以查看图8所示的ADA4096-2和ADA4522-2的闭环阻抗。


图8a.ADA4522-2数据手册中的闭环阻抗图

 

图8b.ADA4096-2数据手册中的闭环阻抗图

 

考虑数据手册中的闭环输出阻抗图,以及ADA4522-2的-3 dB闭环带宽为6 MHz(标称值),显然可知它是更适合该应用的驱动器。但当功耗优先时,ADA4096-2的每个放大器的电源电流为60 μA(典型值),比ADA4522-2的每放大器830 μA(典型值)更具吸引力。尽管如此,这两款精密放大器都可以使用,最终取决于应用真正需要达成的目标。

 

结语

 

我们怎么做最好?

 

为了最大限度地提高多通道DAQ系统的密度和吞吐量,输入建立时间应小于或等于ADC采集时间。任何额外的延迟都会降低多通道DAQ系统的性能。为使输入建立时间最小化,需要提高缓冲器网络的带宽和电容,不过选择元件值时必须小心,避免频域中发生负载效应。最后,选择最合适的精密放大器需要权衡功耗、闭环输出阻抗和-3 dB带宽,按照应用的真正需求确定其优先地位。

 



关键字:DAQ  ADI 引用地址:技术干货—关于多通道数据采集(DAQ)系统的性能优化

上一篇:技术文章——无线充电测试难点及解决方案
下一篇:是德科技最全面 DDR5 测试解决方案问市

推荐阅读最新更新时间:2024-03-30 23:38

ADI:电机控制技术再开市场潜能
环保和绿色能源是我国七大新兴战略型产业之一,而电机的能耗占用电设备的20%左右。电机作为各电子设备中必不可少的元件,电机控制以及其在家电领域、工业领域和汽车电子领域的发展现状及未来发展方向,成为当下一个热门话题。随着工业4.0、无人机、智能机器人、汽车电子等市场的兴起,电机的重要性再次引起了人们的关注。 ADI公司亚太区电机与电源控制行业市场部经理 于常涛 ADI公司亚太区电机与电源控制行业市场部经理于常涛认为: 相应的处理器、功率模块、电流检测模块或控制算法的趋势主要表现在以下方面。 就处理器而言,ARM架构,作为通用化的处理器平台,以其优越的性价比,越来越被工业控制用户广泛使用。针对电机的控制功能,ARM Cort
[电源管理]
<font color='red'>ADI</font>:电机控制技术再开市场潜能
助力5G,ADI推出新款信号发生器、频谱分析仪
什么叫频谱分析仪? 频谱分析仪是研究电信号频谱结构的仪器,用于信号失真度、调制度、谱 纯度 、频率稳定度和交调失真等信号参数的测量,可用以测量放大器和滤波器等电路系统的某些参数,是一种多用途的 电子测量仪器 。它又可称为频域 示波器 、跟踪示波器、分析示波器、谐波分析器、 频率特性 分析仪或傅里叶分析仪等。现代频谱分析仪能以模拟方式或 数字 方式显示分析结果,能分析1赫以下的甚低频到亚毫米波段的全部无线电频段的电信号。仪器内部若采用数字电路和微处理器,具有存储和运算功能;配置标准接口,就容易构成 自动测试系统 。 随着无线通信网络面向5G未来,测试与测量行业在迎接这一变革时将面临重大挑战。为了承载市场所需的设备和应用的庞大
[测试测量]
助力5G,<font color='red'>ADI</font>推出新款信号发生器、频谱分析仪
ADI发布高度可编程超级时序控制器
要使计算机有条不紊地工作,对各种操作信号的产生时间、稳定时间、撤销时间及相互之间的关系都有严格的要求。对操作信号施加时间上的控制,称为时序控制。只有严格的时序控制,才能保证各功能部件组合有机的计算机系统。 计算机的时间控制称为 时序 。指令系统中每条 指令 的操作均由一个 微操作 序列完成,这些微操作是在微操作控制信号控制下执行的。即指令的执行过程是按时间顺序进行的,也即计算机的工作过程都是按时间顺序进行的。时序系统的功能是为指令的执行提供各种操作定时信号。 Analog Devices, Inc. (ADI) 宣布推出Power by Linear™ ADM1266 Super Sequencer® 超级时序控制器
[电源管理]
<font color='red'>ADI</font>发布高度可编程超级时序控制器
RADX、Xilinx和ADI联合演示先进的可编程EdgeQAM技术方案
2012年10月22日, 北京——RADX® Technologies公司、赛灵思公司(纳斯达克:XLNX)和 ADI公司(纳斯达克:ADI)在2012年SCTE有线电视技术展会(SCTE Cable-Tec Expo)上联合演示了业界最具扩展性的EdgeQAM可编程解决方案。这些创新的解决方案使有线电视设备OEM厂商能够开发和部署各种新一代EdgeQAM产品,满足有线电视运营商对要求最高QAM应用的各种需求, 从酒店应用到完整融合有线接入平台(CCAP)解决方案。 EdgeQAM技术解决方案采用了赛灵思联盟计划认证成员RADX公司的FrontierEQ™ IP、赛灵思的28nm Kintex™-7和/或Virtex®-7 FP
[嵌入式]
ADI:这些创新将影响我们2018年的生活
  在2018年即将到来之际,ADI公司总裁兼首席执行官VincentRoche发表了他对科技宏观趋势的预测。   作为ADI公司总裁兼首席执行官的好处之一,就是能走遍全球,在不同地区与来自各行各业的客户见面,聆听他们对所面临的技术、业务和市场挑战的看法。我们的客户生产各种各样的电子设备,它们影响着我们在交通、医疗健康、通信等现代生活的方方面面。我们的讨论往往聚焦于当前该如何巧妙地在现实与数字世界之间架起桥梁,并探讨他们希望在未来实现的创新。我根据这些对话和其他研究总结出以下五个将在2018年对商业与社会产生最大影响的科技宏观趋势。   人工智能   就像十年前人们努力实现数字化优势一样,每个细分市场的客户都正在狂热地尝试了
[机器人]
边缘智能——提高生产力并降低成本的关键
提高生产力和降低运营成本,是所有企业/工厂努力追求的目标,由此引发对增强边缘智能新技术的需求暴增。不过您可能会好奇,“边缘是什么意思”?在ADI看来,“边缘”是机器与现实世界融合或交互之地。 聚焦至工厂自动化领域,增强边缘智能意味着减少工厂停机时间,避免生产线停工,每年可为工厂挽回大量生产力损失。事实上,根据麦肯锡2018年10月发表的一篇有关“数字化可超越预测性维护提升可靠性”的文章,每年工厂生产线的停工时间平均为800小时,或每周平均15小时,对公司收入和利润的负面影响不容忽视。举个例子,当工厂停止生产时,汽车制造商每分钟将损失近22000美元。这意味着每小时损失130万美元,或每周损失近2000万美元。而增强边缘智能可
[物联网]
边缘智能——提高生产力并降低成本的关键
技术文章—大功率信号发生器输出级设计
信号发生器用来产生确定性电信号,其特性随时间推移而变化。如果这些信号表现为简单的周期性波形,如正弦波、方波或三角波,那么这种信号发生器就称为函数发生器。它们通常用于检查电路或PCBA的功能。将确定性信号加到被测电路的输入端,将输出端连接至相应的测量设备(例如示波器),用户就可以对其进行评估。过去,挑战通常包括如何设计信号发生器的输出级。本文将介绍如何利用电压增益放大器(VGA)和电流反馈放大器(CFA)设计小型经济的输出级。 典型的信号发生器可提供25mV至5V输出电压。为了驱动50Ω或更高的负载,一般会在输出端使用大功率分立器件、多个并行器件,或者成本高昂的ASIC。其内部通常具有继电器,可以使设备在不同的放大或衰减等级之间
[模拟电子]
技术文章—大功率信号发生器输出级设计
ADI:选择正确的应用和投资市场决定DSP未来
  “随着多核DSP处理器问世之后,其性能就像变魔术一样轻松地实现了成倍的增长,让用户高兴的是,DSP的功耗和成本则与性能的增长呈现相反的势态”。 ADI(Analog Devices.Inc)公司通用DSP部门总监Colin Duggan先生在接受《EDN China》记者独家采访时表示,“在可预期的将来,制造工艺的进步会使DSP沿着同样的路径继续演进”。    对DSP也要进行综合素质打分   Colin Duggan认为,ADI公司在多核处理器的开发上也十分突出。特别是在为新处理器设定性能目标时,ADI注重的不仅是DSP的时钟频率和处理能力,还包括处理器必须提供的其它方面,例如,性能价格比,性能功耗比,性能面积比。这些方面同
[嵌入式]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved