TTL逻辑测试器电路图

发布者:科技飞翔最新更新时间:2017-01-18 来源: eefocus关键字:TTL  逻辑测试器 手机看文章 扫描二维码
随时随地手机看文章

关键字:TTL  逻辑测试器 引用地址:TTL逻辑测试器电路图

上一篇:充电电池测试器电路图
下一篇:光电耦合器测试电路

推荐阅读最新更新时间:2024-03-30 23:31

具有TTL逻辑电平输出的压控振荡
具有TTL逻辑电平输出的压控振荡器
[模拟电子]
具有<font color='red'>TTL</font><font color='red'>逻辑</font>电平输出的压控振荡<font color='red'>器</font>
TTL电平、CMOS电平、RS232电平区别
什么是TTL电平、CMOS电平、RS232电平?它们有什么区别呢?一般说来,CMOS电平比TTL电平有着更高的噪声容限。   (一)、TTL电平标准  输出  L:  0.8V  ;  H: 2.4V。  输入  L:  1.2V  ;  H: 2.0V  TTL器件输出低电平要小于0.8V,高电平要大于2.4V。输入,低于1.2V就认为是0,高于2.0就认为是1。于是TTL电平的输入低电平的噪声容限就只有(0.8-0)/2=0.4V,高电平的噪声容限为(5-2.4)/2=1.3V。   (二)、CMOS电平标准  输出  L:  0.1*Vcc  ;  H: 0.9*Vcc。  输入  L:  0.
[嵌入式]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新测试测量文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved