电源完整性测试

发布者:郑哥最新更新时间:2019-11-19 来源: eefocus关键字:电源完整性测试  高速数字电路  信号完整性 手机看文章 扫描二维码
随时随地手机看文章

电源完整性测量对象和测量内容

     PI(Power Integrity),即电源完整性,以前隶属于信号完整性分析专题,但是因为PI足够复杂和关键,现在已经把其单独拿出来作为一个专题去研究。快速而准确的仿真电源完整性至今仍然是一个待突破的难题。


    对于高速数字电路和系统,PI的研究对象是电源分配网络PDN(Power Distribution Network)。以笔记本电脑为例,AC到DC电源适配器供给计算机主板的是一个约16V的直流电源,主板上的电源分配网络要把这个16V直流电源变成各种电压的直流电源(如:+-5V, +1.5V, +1.8V,+1.2V等等),给CPU供电,给各个芯片供电。CPU和IC用电量很大,而且是动态耗电的,瞬时电流可能很大,也可能很小,但是电压必须平稳(即纹波和噪声必须较小),以保持CPU和IC的正常工作。这都对PDN提出了苛刻的要求。


    要测量PDN性能,首先需要用示波器测试CPU和IC管脚的电源纹波和噪声。但是要精确衡量PDN的性能,还需要测试PDN的输出阻抗(随频率变化的阻抗)和PDN的传输阻抗(也是随频率变化的阻抗),就像表征一个单端口网络或双端口网络一样去表征PDN。由于现在的PDN大都是开关电源结构,还需要测量PDN或关键DC到DC转换器件的环路增益。


    小结一下,电源完整性的测量对象是电源分配网络PDN。主要测量内容包括四部分:

  • 纹波和噪声的测量;

  • 输出阻抗的测量;

  • 环路增益的测量;

  • 滤波器件(电容/磁珠等)性能参数的测量。

 

电源纹波和噪声测量

    今天的电子电路(比如手机、服务器等领域)的切换速度、信号摆率比以前更高,同时芯片的封装和信号摆幅却越来越小,对噪声更加敏感。因此,今天的电路设计者们比以前会更关心电源噪声的影响。实时示波器是用来进行电源噪声测量的一种常用工具,但是如果使用方法不对可能会带来完全错误的测量结果。


    由于电源噪声带宽很宽,所以很多人会选择示波器做电源噪声测量。但是不能忽略的是,实时宽带数字示波器以及其探头都有其固有的噪声。如果要测量的噪声与示波器和探头的噪声在相同数量级,那么要进行精确测量将是非常困难的一件事情。


    示波器的主要噪声来源于2个方面:示波器本身的噪声和探头的噪声。


    所有的实时示波器都使用衰减器和放大器来调整垂直量程。设置衰减以后示波器本身的噪声会被放大。比如,当不用衰减器时,示波器的基本量程是5mV/格,假设此时示波器此时的底噪声是500uVRMS。当把量程改成50mV/格时,示波器会在输入电路中增加一个10:1的衰减器。为了显示正确的电压信号,示波器最后显示时会把信号再放大10倍显示。因此此时示波器的底噪声看起来就有5mVRMS了。因此,测量噪声时应尽可能使用示波器最灵敏的量程档。但是示波器在最灵敏档下通常不具有足够的偏置范围可以把被测直流电压拉到示波器屏幕中心范围进行测试,因此通常需要利用示波器的AC耦合功能把直流电平滤掉只测量AC成分。


    现在有12bits的示波器上市,如安捷伦9000H系列示波器,其噪声相对小的多,只有0.7v@100mv/格,所以,能够用12bits示波器,则是最好的选择。


  基于同样的原因,在电源测量中也应该尽量使用1:1的探头而不是示波器标配的10:1的探头。否则示波器的噪声也会被放大。


  探头带来的噪声是在在衰减器前面耦合进来的,因此无论衰减比设置多少,探头贡献的噪声都是一定的。但是,在某些不正确的使用方法下,探头可能会带来额外的噪声,一个典型的例子就是使用长地线。为了方便测试,示波器的的无源探头通常会使用15cm左右的鳄鱼夹形式的长地线,但是这对于电源纹波的测试却是不适用的,特别是板上存在开关电源的场合。由于开关电源的切换会在空间产生大量的电磁辐射,而示波器探头的长地线又恰恰相当于一个天线,所以会从空间把大的电磁干扰引入测量电路。一个简单的验证方法就是把地线和探头前端接在一起,靠近被测电路(不直接接触)就可能在示波器上看到比较大的开关噪声。因此测量过程中应该使用尽可能短的地线。

 

    现在很多被测件要求测量出峰峰值为几毫伏的纹波和噪声,比如有些10Gbps以上的SerDes要求3mv峰峰值的电源纹波和噪声。这时候最好用同轴电缆来进行测量,虽然同轴电缆的阻抗只有50欧姆,但是对于毫偶级别的被测电源来说,负载影响很小,测试精度非常高。


    但是用同轴电缆,示波器设置为50欧姆输入阻抗时,示波器都是DC耦合,这时候可有两种处理手段:

    其一,在被测的电源的接触点放置电容。电容一边连接被测件,一边接触同轴电缆。一般电容用0.1uF即可。


    其二,制作电源测试探头。最好做一个小的PCB,PCB两端放置SMA接头,中间裸露出来,可以用来放置电容。图3是自制探头的示例。

 

  最后要注意的一点是,通常电源测试都规定了某个频率范围内的纹波和噪声,比如20MHz以内的,而一般示波器的带宽都大于这个要求,因此测试时可以打开示波器的带宽限制功能,这对于减小高频噪声也会有比较好的效果。

  小结一下,对于电源纹波噪声的测试,通常需要注意以下几点:

  • 尽量使用自制的电源测试探头

  • 尽量使用12bits示波器

  • 尽量使用示波器最灵敏的量程档;

  • 尽量使用AC耦合功能;

  • 尽量使用小衰减比的探头;

  • 探头的接地线尽量短;

  • 根据需要使用带宽限制功能;

 

PDN输出阻抗的测量

    要衡量PDN性能,只用示波器测试CPU和IC管脚的电源纹波和噪声是不够的,而且出现问题后也没有办法定位问题。要精确衡量PDN的性能,还需要测试PDN的输出阻抗(随频率变化的阻抗)和PDN的传输阻抗(也是随频率变化的阻抗),就像表征一个单端口网络或双端口网络一样去表征PDN。这就要用到网络分析仪工具。


用网络分析仪去测试PDN,有两大挑战:

    1、PDN的输出阻抗和传输阻抗是豪欧级的(一般2m欧姆左右),想准确测试,是一件比较困难的事情。

    2、PDN工作时是带直流电压的,即带偏置的,需要网络分析仪有偏置测量的功能。


    用网络分析仪测试毫欧级的输出阻抗,不能简单的用一端口测试方法,因为阻抗太小,反射太大。这时比较好的方法是用双端口测试方法,测试时用S21代替S11。

    假设探测试电缆电感约为0,Z(DUT)远小于Zo(VNA端口阻抗),PDN输出阻抗的计算公式如下:

ZDUT=Z11=S21x25

    用网络分析仪测试毫欧级的输出阻抗,也是用双端口测试方法。

    假设探测试电缆电感约为0,Z11,Z21,Z22远小于Zo,PDN传输阻抗的计算公式如下:

Z21=Z12=S21x25

 

电路板系统级PDN测量

    如何探测?

    要进行电路板系统级PDN的测量,最好使用SMA连接器或半刚性SMA同轴电缆。SMA连接器中间是信号针,四周四个脚是地针,需要用钳子把3个脚针剪掉,留下一个即可。半刚性SMA电缆则需要剪断,露出中间的信号针,外包的屏蔽焊接短线供连接地用。

    探测时,尽量不要在同一个面探测,因为电流环路产生的磁场会使得探头之间互相耦合,产生误差。如果只能在一面探测,请尽量使用半刚性SMA电缆自制的短针探头探测。

 

    如果不需要进行 kHz 级以下的测量,并且可以在连接电缆上使用磁心,我们可以用 E5061B VNA 的 S 参数端口和简单的配置来对不加电或加电的系统电路板上的 PDN 阻抗进行高达 3 GHz 的测量。如果我们需要测量比较低的频率响应,可用该仪器的增益-相位测试端口在 5 Hz 到 30 MHz 的频率范围内进行测量。在系统电路板应用方面,直流-直流转换器的高直流环路增益在它感应线的连接点上保持着极低的低频阻抗值。远离感应点时,水平面电阻将使低频值增大。这不是测量误差,而是系统电路板 PDN 的实际特征。

DC-DC转换器环路增益测量

电源完整性测试


关键字:电源完整性测试  高速数字电路  信号完整性 引用地址:电源完整性测试

上一篇:高速背板测试
下一篇:USB3.0电气能参数测试

推荐阅读最新更新时间:2024-11-10 02:37

满足串行总线信号完整性测量的特殊要求
在设计、验证和故障排除等领域, 串行总线 技术对高性能示波器的性能提出了更高的标准。在这一系列更高的标准当中,高速数据速率只是一个起点,设计人员还需一套工具以支持关键 信号完整性 测量和眼图分析。 对基于串行总线技术的信号完整性测量(如 PCI Express 2.0、Serial ATA III 和 HDMI 1.3)已成为设计人员测量工作的一个重要部分。当今串行总线发展的许多挑战既源于可观察范围内时间位移和眼图的问题,同样也源于波形的不理想状态(噪声、抖动和偏差)。串行标准带来了更窄的时间容差,要求测量工具具有前所未有的带宽和精确度。在满足上述要求的同时,现代测试工作还要求将测量设备本身带来的影响降到最低。
[测试测量]
借助电源完整性测试提高人工智能数据中心的能效
数据中心正在部署基于人工智能 (AI) 的技术,处理器密集型服务器正在推动能源需求的增长,下表说明了这种发展趋势所带来的巨大影响。 国际能源署 (IEA) 预测,到 2030 年,数据中心的耗电量将占全球耗电量的 7%,相当于印度全国的耗电量。 图 1:数据中心 CPU 和 GPU 技术的功耗。 由于电力需求不断增长,关注能源效率至关重要。泰克与知名电源完整性专家 Steve Sandler 合作,开发了出色的测量技术,旨在改进下一代人工智能数据中心的运营效率/能效。 提高电源分配网络 (PDN) 的能效提高供电网络 (PDN) 的能源效率 PDN 必须为驱动服务器机架中的 GPU 敏感负载提供许多低噪声直流电
[测试测量]
借助<font color='red'>电源完整性</font><font color='red'>测试</font>提高人工智能数据中心的能效
工程师分析高速数字电路中电源系统的电磁兼容
电源系统的电磁干扰方式 电源 干扰的复杂性原因之一是包含了许多可变的因素。首先,电源干扰可以以“共模”或“差模”方式存在,这是根据 电磁干扰 噪声对于电路作用的形态来进行划分的,如图1所示。任何电路中都存在共模和差模电流。共模和差模电流决定了传播的电磁能量的大小。如果给定一对导线,一个返回参考平面,那么这两种模式中至少有一种将会存在,但通常是共存。一般来说,差模信号携带数据或有用信息,而共模信号是差模信号的负面效果,不包含有用信息,是辐射的主要来源,解决起来相当的麻烦。 电源系统的电磁干扰类型 造成 电源 干扰复杂性的第二个原因是干扰表现的形式很多,从持续期很短的尖峰干扰直至电网完全失电,其中也包括了电压的变化(如电压跌落、
[电源管理]
工程师分析<font color='red'>高速</font><font color='red'>数字电路</font>中电源系统的电磁兼容
获得信号完整性的测量技术
TDR(时域反射)测量可以为一根电缆或 PCB(印制电路板)走线的信号完整性提供直接描述,以及分析 IC 的性能与故障。TDR 测量沿电缆或 PCB 走线发送一个快速脉冲,并显示返回的反射,用于表示阻抗的变化。阻抗变化可以非常强,如开路或短路情况,或者是数 fF 这么微小,如一个 PCB 过孔。该技术以 OTDR(光 TDR)形式,利用了电子系统中介电常数与光学系统中折射率之间的等效性这一特点。 TDR 的历史 上世纪30 年代晚期的工程师开始采用 TDR 测量土壤的介电常数与水分含量。今天,很多工程师仍然用这种技术作多种地理测量,如地震断层与桥梁“冲刷”,这是在快速河流下出现的危险情况,尤其是在冰冻条件下。流水从桥墩、埋藏
[测试测量]
获得<font color='red'>信号完整性</font>的测量技术
小广播
最新测试测量文章
换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved