逻辑分析仪存储深度的重要性
现代逻辑分析仪的大部分带宽都非常庞大。例如,广州致远电子有限公司的LAB 6052逻辑分析仪的带宽为500 MSps x 32位,即16 Gbps。无论是数据传输(USB2.0数据速率是480 Mbps)还是数据分析(PC软件)过程,都无法实时完成。通过这种方式,逻辑分析仪只能暂时将数据存储在存储器中,然后将其提供给分析仪进行分析。
如果需要不间断地捕获数据流,则逻辑分析器需要有足够的内存来记录整个事件。存储深度与采样速度密切相关。您需要的存储深度取决于要测量的总时间跨度和所需的时间分辨率。单次测量时间越长,采样频率越高,您需要的存储深度就越大。
在传统模式下,存储深度*采样分辨率=采样时间,这意味着在保证采样分辨率的前提下,大存储深度直接增加了单个采样时间,即可以观察和分析更多的波形数据;在确保采样时间的条件下,可以增加采样频率,观察更加真实。真实的信号。
在复杂的系统环境中,总线上总是不断的传输高速数据,要记录分析这些数据,通常有两种途径:一是增加足够的存储器,将整个过程完整的记录下来,对于工程师来说,如何处理这些数量同样是个难题;另一个途径是只在希望的数据出现时才存储,而其他数据则看作是无用的。现代逻辑分析仪加入了独具特色的条件存储技术,其设计初衷就是减少工程师分析复杂系统的难度,合理的设置可以让工程师只看自己关心的数据,同时因为其对不关心的数据采取视而不见的态度,存储器的利用率也会提高。
逻辑分析仪的存储模式
压缩存储(也称为跳转存储)仅在被测信号跳转时存储数据。 它占用两个存储单元,可以大大提高录制时间。
存储容量是指逻辑分析仪可以连续存储的采样点数,以及逻辑分析仪可以测量波形的时间长度。 存储容量越大,逻辑分析仪测量的波形越长。
如果存储深度设置为1Kpts,则可以在设备的存储器中存储1024个采样点。 开始采样后,将收集并停止1024个数据。 如果采样频率设置为200MHz且未启用压缩,则一个点需要5ns的采集时间,1Kpts的采集时间为5ns * 1024 = 5.12us。
关键字:逻辑分析仪 存储深度的 存储模式
引用地址:
浅谈逻辑分析仪存储深度的重要性及存储模式
推荐阅读最新更新时间:2024-10-10 07:43
数据存储技术应用详解:RAID工作模式
本文主要探讨一下数据库系统基于不同数据存储技术方案的应用,以便于加深了解不同的数据存储技术方案在不同领域中的应用。 信息时代的核心无疑是信息技术,而信息技术的核心则在于信息的处理与存储。随着数据量的剧增,数据存储技术已经面临着巨大的挑战。数据存储技术方案主要有DAS(Direct Attached Storage)、NAS(Network Attached Storage)和SAN(Storage Area Network)。基于不同的数据存储技术方案主要的应用有文件存储系统和数据库系统。本文主要探讨一下数据库系统基于不同数据存储技术方案的应用,以便于加深了解不同的数据存储技术方案在不同领域中的应用。 随着人们对信息技术的
[模拟电子]
比较逻辑分析仪与示波器之间的区别
目前电路的发展从抽象类似向着数字化发展,因此这些测量仪器的开发也正在朝着这种条件方法迈进。 现在,在参考测量方面,我们首先想到的是示波器,特别是那些对示波器有很高认识的老工程师。 逻辑分析仪是一种非常适合单片机类数字系统测量分析的新型测量工具。 在通信分析中比示波器更方便,更强大。 在示波器方面,示波器可以测量电压信号并显示出来,可以通过示波器的旋钮来测量电压的幅度和时间。示波器平常较多的用途就是测量供电电压是不是稳定,如果出现毛刺,特别是刚上电的时候,变压器上会出现电压尖峰冲击,示波器可以明显的看到。示波器对高电压也能够很好的显示,测量范围比较宽,可以动态显示被测信号,实时显示被测信号。对时间较长的波形,比如流水灯,十几分
[测试测量]
探头在逻辑分析仪中的作用
市场上逻辑分析仪厂家众多,大家在选择逻辑分析仪时会关注存储深度、采样率、协议解码等的对比,但往往容易忽略探头的选择,在这里跟大家好好分享下探头在逻辑分析仪中起着什么重要作用。 逻辑分析仪一般由四部分组成,探头,信号处理,数据采集,数据显示。如图 1所示: 图 1 便携式逻辑分析仪的硬件结构 探头的选择是测量信号的第一个环节。使用一个不合适的或者不良的探头则会影响测量结果。因此要确保探头对被测回路的影响最小。 用户在选择以及使用逻辑分析仪时,不仅要关注上位机软件的协议解码的功能,同时要注意以下几个方面。 1.1 测量线的形式 各厂商标配的测量线样式不一,长度大约都在20cm以上,有单端线,屏蔽线两
[测试测量]
如何巧用逻辑分析仪分析数字信号?
时序和协议是数字系统调试的两大关键点,也是逻辑分析仪最能发挥价值的地方。如何使用逻辑分析仪快速地完成接线配置并采集到数据呢?这里以IIC协议为例为大家实测演示。 数字系统逻辑关系是通讯研发过程中的关键,它直接影响到整个设备系统能否正常工作。 虽然示波器也能做部分数字信号分析,但受限于通道数(一般只有4个通道)和存储深度(较小)。逻辑分析仪可以达到34通道,记录深度最长可达2G,再配合数据压缩算法,大大提高了工程师测试时序分析的效率。 下面以IIC为例,分享逻辑分析仪测试步骤。 一、准备工作 测试主要为被测对象、逻辑分析仪、电脑,IIC协议信号。 逻辑分析仪使用标配的电源适配器供电,并按下电源键。用USB线将
[测试测量]
逻辑分析仪我也DIY (一)
逻辑分析仪我也DIY (一) 这年头什么不可以DIY,不管是Quartus II的SignalTap II还是ISE的ChipScope我玩的都不过瘾,单板逻辑分析仪公司里有,但咱家里可配不起。那怎么办?自己动手DIY,呵呵,特权同学的突发奇想,给手中的EP1C3T144下个了有趣的任务。 昨晚初步定了功能以及模块划分,加上今晚,基本的一个功能上板子调试了一下,初步效果,呵呵,不过话说回来,还有很多工作要做,这只是万里长征第一步,有空慢慢把这个有趣的任务继续到底! 上图: 把几块现成的板子接起来做了个简易的测试平台。 100
[测试测量]
逻辑分析仪我也DIY(二)
逻辑分析仪我也DIY(二) 昨晚睡觉时还寻思着为什么数据采集显示出来怎么问题多多,明明全低电平居然时不时的采集到高电平,后来想想也是,两块板子(被采集信号产生板子和模拟逻辑分析仪的板子)没有共地,采集到的电平高低没有一个参考点,判断错误也就在所难免了。于是今晚共地后,多次采集数据,都很稳定的采集到并正确的显示做测试的波形。 经过今晚的努力,把几个字模存储到了cyclone的M4K产生的ROM中,然后通过VGA坐标产生的控制逻辑进行地址译码。这部分设计没有仔细深入,可能浪费的M4K比较多(利用率比较低),但这是为了FPGA逻辑地址控制部分设计相对容易设计些。 稍微对下面这个波形的采集
[测试测量]
了解逻辑分析仪
逻辑分析仪是利用时钟从测试设备上采集和显示数字信号的仪器,最主要作用在于时序判定。由于逻辑分析仪不像示波器那样有许多电压等级,通常只显示两个电压(逻辑1和0),因此设定了参考电压后,逻辑分析仪将被测信号通过比较器进行判定,高于参考电压者为High,低于参考电压者为Low,在High与 Low之间形成数字波形。 例如:一个待测信号使用200MHz采样率的逻辑分析仪,当参考电压设定为1.5V时,在测量时逻辑分析仪就会平均每5ns采取一个点,超过1.5V者为High(逻辑1),低于1.5V者为Low(逻辑0),而后的逻辑1和0可连接成一个简单波形,工程师便可在此连续波形中找出异常错误(bug)之处。整体而言,逻辑分析仪测量被测信号
[测试测量]
深入了解示波器(四): 示波器的存储深度和采样率
“存储深度”也可称为“采样深度”、“记录长度”、“采样点数”,这个是示波器的一个重要指标,它表示示波器单次触发采集点的数量。采样率是指示波器的采样速率,表示每秒采样多少个点。 **先给一个基本原则: 触发一次,示波器满屏上所能采样到的点数量是:采样率x时间。这个采样率是示波器上实时显示出来的采样率,要注意观察屏幕。 当设置好横轴时间,示波器会自动分配好最大的采样率,分配的原则是:采样率=采样点数/时间,由此可见,如果采样点数固定,横坐标时间约小,采样率越高,但如果超过了示波器最大采样率,示波器将自动降低采样点数。 ** 按照奈奎斯特定律,采样率至少是信号频率的2倍,才能还原信号。实际应用中,至少是2.5倍。推荐5倍。
[测试测量]