ic培训

数字IC SoC HLS高阶合成 FPGA-快速入门与应用设计...

课时1：课程消息 课时2：全重点预告-让专业的来！IC设计工程师的实战课程各单元内容重点说明 课时3：不传之秘今天来点破！为什么你学不会数字IC设计 课时4：数字IC设计流程，STA与constraint约束的关系；开源EDA范例练习 课时5：数字IC设计的内功基础HDL coding-digital ASIC and FPGA design unit2 preview 课时6：当老板或客户跟你说要一个更快的数字IC socJ加法器 课时7：多通道Multiport Virtual FIFO DDR Controller-由实际应用学习进阶IC设计 课时8：上集-使用Testbench预估AI加速晶片对HBM频宽与容量的大小需求 课时9：下集-使用Testbench预估AI加速晶片对HBM频宽与容量的大小需求 课时10：打造你的ARM SoC图像处理器(下) 课时11：数字IC FPGA逻辑设计实战课程 课时12：数字IC设计之用面积换速度-快速实验眼见为实 课时13：数字IC设计之高手高手高高手 课时14：实战应用电路的深度解析-多通道DDR记忆体控制器-我们数字逻辑设计课程的价值与价格 课时15：十倍速设计SoC (1) From BFM Testbench to SoC AXI4 Subsystem Design 课时16：加量不加价-课程新增单元多通道multiport virtual FIFO的实际测试与除错 课时17： 十倍速设计SoC(3) - ARM SoC Image Processor​软硬件协同设计 课时18：加薪靠学习，高手来这里数字芯片IC SOC FPGA HLS实战课程 课时19：AI NPU 深度学习CNN硬件加速器实作 课时20：目前AI NPU CNN硬件加速,说明清楚；实作导向的课程 课时21：成为数字IC FPGA SoC 专家的实战课程-6分钟超速简介 课时22：AI NPU(2)-8bit量化与PCI CNN Accelerator-课程简介 课时23：AI NPU(2)-8bit量化与PCI CNN Accelerator-课程简介-Part2-更详细讲解软硬件设计与运作流程

...

课时1：艾迈斯欧司朗高效能源存储：工业级数据采集前端集成电路产品分享

本套视频是集成电路版图设计的入门教程，包含7讲内容，主要针对版图设计的基本知识、匹配技术、噪声隔离技术等内容展开介绍，希望能够帮助到相关专业的学生或从业人员。...

课时1：Introduction to Layout Design 课时2：Basic Drawing Layers and Circuit Failure Mechanisms 课时3：Basic Circuit Devices 课时4：Matching 课时5：noise 课时6：Floorplan and ESD 课时7：Digital Layout Characteristics

...

课时1：Matter标准和采用CryptoAuthentication™ IC的安全身份验证

语法和程序设计进行了介绍，明确了数字可综合逻辑设计和测试仿真程序设计在Verilog HDL语言中的不同，通过对典型的组合逻辑电路、时序逻辑电路和测试程序的设计举例，较为完整地说明了Verilog HDL语言在数字集成电路中的使用方法...

课时1：电路设计方法概述 课时2：语言要素 数据类型 课时3：运算符和表达式 课时4：数据流建模 课时5：行为级建模1 课时6：行为级建模2 课时7：结构化建模 课时8：语言设计思想和可综合特性、组合电路设计 课时9：组合电路设计 时序电路设计 课时10：时序电路设计 课时11：有限同步状态机 课时12：电路仿真和验证概述 测试程序设计基础 课时13：测试程序设计基础及仿真相关的系统任务 信号时间赋值语句 课时14：信号时间赋值语句 课时15：任务和函数 课时16：典型测试向量的设计 课时17：用户自定义原件模型UDP 基本门级原件和模块的延时建模 课时18：编译预处理语句 数字电路系统设计的层次化描述方法 课时19：典型电路设计1 课时20：典型电路设计2 课时21：可编程器件技术基础1 课时22：可编程器件技术基础2 课时23：可编程器件技术基础3 课时24：可编程器件技术基础4 课时25：设计方法与设计流程1 课时26：设计方法与设计流程2 课时27：设计方法与设计流程3 课时28：设计方法与设计流程4 课时29：设计约束及时序分析1 课时30：设计约束及时序分析2

...

课时1：安森美全新 ADAS 电源 IC 提升 ADAS 系统的清晰度及安全性

...

课时1：适合工业市场辅助电源的碳化硅(SiC)和氮化镓(GaN) IC

Analog IC Design...

课时1：Introduction to Analog Design (1_6) 课时2：Introduction to Analog Design (2_6) 课时3：Introduction to Analog Design (3_6) 课时4：Introduction to Analog Design (4_6) 课时5：Introduction to Analog Design (5_6) 课时6：Introduction to Analog Design (6_6) 课时7：Diode (1_2) 课时8：Diode (2_2) 课时9：MOS (1_4) 课时10：MOS (2_4) 课时11：MOS (3_4) 课时12：MOS (4_4) 课时13：Current Source (1_5) 课时14：Current Source (2_5) 课时15：Current Source (3_5) 课时16：Current Source (4_5) 课时17：Current Source (5_5) 课时18：Operational Amplifiers (1_10) 课时19：Operational Amplifiers (2_10) 课时20：Operational Amplifiers (3_10) 课时21：Operational Amplifiers (4_10) 课时22：Operational Amplifiers (8_10) 课时23：Operational Amplifiers (9_10) 课时24：Operational Amplifiers (10_10) 课时25：Data Converter Background (1_5) 课时26：Data Converter Background (2_5) 课时27：Data Converter Background (3_5) 课时28：Data Converter Background (4_5) 课时29：Data Converter Background (5_5) 课时30：DAC (1_6) 课时31：DAC (2_6) 课时32：DAC (3_6) 课时33：DAC (4_6) 课时34：DAC (5_6) 课时35：DAC (6_6) 课时36：ADC (1_5) 课时37：ADC (2_5) 课时38：ADC (3_5) 课时39：ADC (4_5) 课时40：ADC (5_5) 课时41：Current Reference(1_4) 课时42：Current Reference(2_4) 课时43：Current Reference(3_4) 课时44：Current Reference(4_4) 课时45：Two Stage OPAMP(1_1) 课时46：Voltage Reference(1_1)

Analog IC Layout视频教程...

课时1：Analog Integrated Circuit Layout_CH2_Manufacturing Process(1_6) 课时2：Analog Integrated Circuit Layout_CH2_Manufacturing Process(2_6) 课时3：Analog Integrated Circuit Layout_CH2_Manufacturing Process(3_6) 课时4：Analog Integrated Circuit Layout_CH2_Manufacturing Process(4_6) 课时5：Analog Integrated Circuit Layout_CH2_Manufacturing Process(5_6) 课时6：Analog Integrated Circuit Layout_CH2_Manufacturing Process(6_6) 课时7：Analog Integrated Circuit Layout_CH3_Mismatches vs Strategies(1_3) 课时8：Analog Integrated Circuit Layout_CH3_Mismatches vs Strategies(2_3) 课时9：Analog Integrated Circuit Layout_CH3_Mismatches vs Strategies(3_3) 课时10：Analog Integrated Circuit Layout_CH4_Failure Mechanisms(1_1) 课时11：Analog Integrated Circuit Layout_CH5_Layout of MOS Transistor(1_6) 课时12：Analog Integrated Circuit Layout_CH5_Layout of MOS Transistor(2_6) 课时13：Analog Integrated Circuit Layout_CH5_Layout of MOS Transistor(3_6) 课时14：Analog Integrated Circuit Layout_CH5_Layout of MOS Transistor(4_6) 课时15：Analog Integrated Circuit Layout_CH5_Layout of MOS Transistor(6_6) 课时16：Analog Integrated Circuit Layout_CH6_Case study of MOS Layout(1_2) 课时17：Analog Integrated Circuit Layout_CH6_Case study of MOS Layout(2_2) 课时18：Analog Integrated Circuit Layout_CH8_Layout of Resistor(1_3) 课时19：Analog Integrated Circuit Layout_CH8_Layout of Resistor(2_3) 课时20：Analog Integrated Circuit Layout_CH8_Layout of Resistor(3_3) 课时21：Analog Integrated Circuit Layout_CH10_Layout of Capacitor(1) 课时22：Analog Integrated Circuit Layout_CH10_Layout of Capacitor(2) 课时23：Analog Integrated Circuit Layout_CH10_Layout of Capacitor(3) 课时24：Analog Integrated Circuit Layout_LAB2 课时25：Analog Integrated Circuit Layout_CH7_The Wire(1) 课时26：Analog Integrated Circuit Layout_CH7_The Wire(2) 课时27：Analog Integrated Circuit Layout_CH7_The Wire(3) 课时28：Analog Integrated Circuit Layout_CH7_The Wire(4) 课时29：Analog Integrated Circuit Layout_CH7_The Wire(5) 课时30：Analog Integrated Circuit Layout_CH9_Yield Consideration(1_2) 课时31：Analog Integrated Circuit Layout_CH9_Yield Consideration(2_2) 课时32：Analog Integrated Circuit Layout_LAB3 课时33：Analog Integrated Circuit Layout_CH11_Layout of Inductor(1)

集成电路版图设计教程...

课时1：Basic Knowledge of Layout Techniques 课时2：Basic Drawing Layers and Failure Mechanisms 课时3：Basic Circuit Elements (MOSFET, Capacitor, Transistor) 课时4：Matching 课时5：Noise 课时6：Floorplan and ESD 课时7：Virtuoso+Calibre使用教程

射频集成电路设计视频公开课...

课时1：射频集成电路 课时2：射频集成电路 课时3：射频集成电路 课时4：射频集成电路 课时5：射频集成电路 课时6：射频集成电路 课时7：射频集成电路 课时8：射频集成电路 课时9：射频集成电路 课时10：射频集成电路 课时11：射频集成电路 课时12：射频集成电路 课时13：射频集成电路 课时14：射频集成电路 课时15：射频集成电路 课时16：射频集成电路 课时17：射频集成电路 课时18：射频集成电路 课时19：射频集成电路 课时20：射频集成电路 课时21：射频集成电路 课时22：射頻積體電路 课时23：射频集成电路 课时24：射频集成电路 课时25：射频集成电路 课时26：射频集成电路 课时27：射频集成电路 课时28：射频集成电路 课时29：射频集成电路 课时30：射频集成电路 课时31：射频集成电路 课时32：射频集成电路 课时33：射频集成电路 课时34：射频集成电路 课时35：射频集成电路 课时36：射频集成电路 课时37：射频集成电路 课时38：射频集成电路 课时39：射频集成电路 课时40：射频集成电路 课时41：射频集成电路

数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统 数字逻辑电路设计 课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。...

课时1：课程概要 课时2：逻辑关系的描述方法 课时3：逻辑函数化简 课时4：反函数与对偶函数 课时5：非完全描述逻辑函数及其化简 课时6：VerilogHDL描述的基本结构 课时7：VerilogHDL中的常量、变量与数据类型 课时8：VerilogHDL的赋值语句 课时9：组合逻辑电路的基本设计分析方法 课时10：编码器与译码器 课时11：数值比较器 课时12：时序逻辑电路的分析 课时13：时序逻辑电路的设计 课时14：加法器与算术逻辑单元 课时15：简化RISC处理器设计 课时16：组合电路的HDL设计与实现（基础实验1） 课时17：时序电路的HDL设计与实现（基础实验2） 课时18：CPU芯片内数据通路的关键模块 课时19：CPU芯片内数据通路的整合设计 课时20：CPU芯片内控制器的设计与实现 课时21：CPU芯片的整合设计与验证 课时22：可编程逻辑器件 课时23：现场可编程门阵列

...

课时1：通过集成隔离数据和电源 IC 降低辐射

集成电路(IC)早已是无处不在，而其中绝大部分是数字IC。这门课让你学习数字IC的晶体管级基本单元、模块和简单系统的分析方法，具备初步的数字IC设计能力。...

课时1：IntroductiontoDigitalIC 课时2：ArchitectureofDigitalProcessor 课时3：FullCustomDesignMethodology 课时4：SemicustomDesignMethodology 课时5：QualityMetricofDigitalIC 课时6：SummaryandTextbookReference 课时7：KeyPointsReviewofLastLecture 课时8：Introduction 课时9：TheDiode 课时10：TheMOSFETTransistor 课时11：SecondaryEffects 课时12：SummaryandTextbookReference 课时13：KeyPointsReviewofLastLecture 课时14：Introduction 课时15：StaticBehavior 课时16：KeyPointsReviewofLastLecture 课时17：DynamicBehaviorI 课时18：DynamicBehaviorII 课时19：PowerDissipation 课时20：SummaryandTextbookReference 课时21：Introduction 课时22：StaticCMOSDesignI 课时23：StaticCMOSDesignII 课时24：KeyPointsReviewofLastLecture 课时25：StaticCMOSDesignIII 课时26：StaticCMOSDesignIV 课时27：DynamicCMOSDesign 课时28：Summary 课时29：IntroductionI 课时30：IntroductionII 课时31：StaticLatchesandRegistersI 课时32：StaticLatchesandRegistersII 课时33：StaticLatchesandRegistersIII 课时34：KeyPointsReview 课时35：DynamicLatchesandRegistersI 课时36：DynamicLatchesandRegistersII 课时37：DynamicLatchesandRegistersIII 课时38：PulseRegister 课时39：Pipelining 课时40：SchmittTrigger 课时41：SummaryandTextbookReference 课时42：KeyPointsReview 课时43：Multiplier 课时44：Shifter 课时45：SummaryandTextbookReference 课时46：Introduction 课时47：Capacitance 课时48：Resistance 课时49：ElectricalWireModels 课时50：SummaryandTextbookReference 课时51：Introduction 课时52：CapacitiveParasitics 课时53：CapacitiveParasiticsII 课时54：ResistiveParasitics 课时55：SummaryandTextbookReference 课时56：AssignmentSolving 课时57：Theteachingassistantswanttosay 课时58：Problem1 课时59：Problem2 课时60：Problem3 课时61：Problem4 课时62：Problem5 课时63：Problem6 课时64：Problem7 课时65：Problem8 课时66：Problem9 课时67：Problem10 课时68：Problem11 课时69：Problem12 课时70：Problem13 课时71：Problem14

微电子学方向研一学生的高级模拟集成电路电路设计课程 教学目标：通过更深度模拟集成电路设计基础的讲解，培养研究生的创新思维能力和实际动手能力，为研究生后期的培养奠定基础。...

课时1：1 课时2：2 课时3：3 课时4：4 课时5：5 课时6：6 课时7：7 课时8：8 课时9：9 课时10：10 课时11：11 课时12：12 课时13：13 课时14：14 课时15：15 课时16：16 课时17：17 课时18：18 课时19：19 课时20：20 课时21：21 课时22：22 课时23：23 课时24：24 课时25：25 课时26：26 课时27：27 课时28：28 课时29：29 课时30：30 课时31：31 课时32：32 课时33：33 课时34：34 课时35：35 课时36：36 课时37：37 课时38：38 课时39：39 课时40：40 课时41：41 课时42：42 课时43：43 课时44：44 课时45：45 课时46：46 课时47：47 课时48：48 课时49：49 课时50：50 课时51：51 课时52：52 课时53：53 课时54：54

   本门课是微电子专业的主干课程，专注于超大规模集成电路的设计技术，适合电子和计算机相关专业的本科生和研究生，也适合工作后需要重温专业基础知识的工程师。...

课时2：课程介绍 课时3：微电子发展史和摩尔定律 课时4：补充从沙子到CPU-芯片是如何制造的 课时5：系统与系统集成 课时6：VLSI设计方法 课时8：mos晶体管结构 课时9：MOS晶体管的工作原理 课时10：MOS晶体管的I-V方程 课时11：MOS管的转移特性和耗尽型MOS管等 课时12：CMOS结构及其优势 课时14：CMOS反相器设计 课时15：CMOS反相器的动态指标 课时16：CMOS逻辑门构造-与非门及复杂门 课时17：等效反相器设计方法 课时18：例子-复杂门等效反相器设计 课时19：等效反相器练习及其修正 课时20：异或门和同或门电路 课时21：传输门 课时22：三态门 课时24：时序逻辑作用及状态机举例 课时25：双稳态结构和D触发器 课时26：触发器时序参数 课时27：时序逻辑的性能优化 课时28：时序逻辑的功耗优化 课时29：偏差和抖动对电路的影响 课时31：工艺基础 课时32：问题的提出及选择工艺线的原则 课时33：NMOS管导通条件的再思考 课时34：电学设计规则的形式及应用举例-三输入与门的SPICE仿真 课时35：几何设计规则 课时37：晶体管规则阵列设计技术引言 课时38：基于ROM的晶体管阵列及其逻辑设计 课时39：或非ROM的版图设计 课时40：与非结构ROM的版图 课时41：MOS晶体管开关逻辑 课时42：例题-用四选一MUX设计电路 课时44：PLA阵列结构 课时45：例题用PLA设计电路及折叠PLA 课时46：门阵列功能及其版图结构 课时47：门阵列版图分析及其设计准则 课时48：规则阵列设计技术应用-EPLD 课时49：E2PROM晶体管结构及编程结构比较 课时51：引言-规则阵列的缺点 课时52：单元库概念和真实单元库示例 课时53：标准单元设计技术 课时54：用标准单元实现集成电路的过程 课时55：课堂练习-读标准单元版图 课时57：输入输出单元的功能 课时58：输入单元的版图设计 课时59：倒向输出IOPAD设计 课时60：其他输出IOPAD 课时61：掩膜编程的输入输出IOPAD 课时62：积木块设计技术和单元库小结 课时64：大话处理器 课时65：微处理器结构介绍-冯诺依曼和哈佛结构 课时66：冯诺依曼和哈佛结构的比较 课时67：控制器单元 课时68：ALU结构和半加器电路 课时69：全加器+外围电路的多功能表现 课时70：用全加器搭建ALU-算术运算设计 课时71：用全加器搭建ALU-逻辑运算设计 课时72：用全加器设计ALU-电路实现 课时73：传输门设计的特点及微处理器设计总结 课时75：乘法器设计 课时76：移位器设计 课时77：Memory的重要性及其分类 课时78：SRAM结构 课时79：SRAM的bitcell设计 课时81：低功耗专题上 课时82：低功耗专题下

本课程主要介绍在建立特定应用集成电路（ASIC）或系统芯片（SoC）设计时所使用的主要设计工具。...

课时1：Welcome and Introduction 课时2：Two Tools Tutorial 课时3：Basics 课时4：Wirelength Estimation 课时5：Simple Iterative Improvement Placement 课时6：Iterative Improvement with Hill Climbing 课时7：Simulated Annealing Placement 课时8：Analytical Placement_ Quadratic Wirelength Model 课时9：Analytical Placement_ Quadratic Placement 课时10：Analytical Placement_ Recursive Partitioning 课时11：Analytical Placement_ Recursive Partitioning Example 课时12：Technology Mapping Basics 课时13：Technology Mapping as Tree Covering 课时14：Technology Mapping—Tree-ifying the Netlist 课时15：Technology Mapping—Recursive Matching 课时16：Technology Mapping—Minimum Cost Covering 课时17：Technology Mapping—Detailed Covering Example 课时18：Routing Basics 课时19：Maze Routing_ 2-Point Nets in 1 Layer 课时20：Maze Routing_ Multi-Point Nets 课时21：Maze Routing_ Multi-Layer Routin 课时22：Maze Routing_ Non-Uniform Grid Costs 课时23：Implementation Mechanics_ How Expansion Works 课时24：Implementation Mechanics_ Data Structures & Constraints 课时25：Implementation Mechanics_ Depth First Search 课时26：From Detailed Routing to Global Routing 课时27：Basics 课时28：Logic-Level Timing_ Basic Assumptions & Models 课时29：Logic-Level Timing_ STA Delay Graph, ATs, RATs, and Slacks 课时30：Logic-Level Timing_ A Detailed Example and the Role of Slack 课时31：Logic-Level Timing_ Computing ATs, RATs, Slacks, and Worst Paths 课时32：Interconnect Timing_ Electrical Models of Wire Delay 课时33：Interconnect Timing_ The Elmore Delay Model 课时34：Interconnect Timing_ Elmore Delay Examples

本课程主要介绍在建立特定应用集成电路（ASIC）或系统芯片（SoC）设计时所使用的主要设计工具。...

课时1：Welcome and Introduction 课时2：Computational Boolean Algebra_ Basics 课时3：Computational Boolean Algebra_ Boolean Difference 课时4：Computational Boolean Algebra_ Quantification Operators 课时5：Computational Boolean Algebra_ Application to Logic Network Repair 课时6：Computational Boolean Algebra_ Recursive Tautology 课时7：Computational Boolean Algebra_ Recursive Tautology—URP Implementation 课时8：BDD Basics, Part 1 课时9：BDD Basics, Part 2 课时10：BDD Sharing 课时11：BDD Ordering 课时12：Satisfiability (SAT), Part 1 课时13：Boolean Constraint Propagation (BCP) for SAT 课时14：Using SAT for Logic 课时15：Level Logic_ Basics 课时16：Level Logic_ The Reduce-Expand-Irredundant Optimization Loop 课时17：Level Logic_ Details for One Step_ Expand 课时18：Multilevel Logic and the Boolean Network Model 课时19：Multilevel Logic_ Algebraic Model for Factoring 课时20：Multilevel Logic_ Algebraic Division 课时21：Multilevel Logic_ Role of Kernels and Co-Kernels in Factoring 课时22：Multilevel Logic_ Finding the Kernels 课时23：Mulitlevel Logic and Divisor Extraction—Single Cube Case 课时24：Mulitlevel Logic and Divisor Extraction—Multiple Cube Case 课时25：Multilevel Logic and Divisor Extraction—Finding Prime Rectangles & Summary 课时26：Multilevel Logic—Implicit Don’t Cares, Part 1 课时27：Multilevel Logic—Implicit Don’t Cares, Part 2 课时28：Multilevel Logic—Satisfiability Don’t Cares 课时29：Multilevel Logic—Controllability Don’t Cares 课时30：Multilevel Logic—Observability Don’t Cares

This course is offered by Prof. James Chien-Mo Li, Lab of Dependable Systems, National Taiwan University. Lecture notes available on course website ...

课时1：Introduction What Is Testing 课时2：Introduction Types Of Tests 课时3：Introduction TestQuality 课时4：Introduction Test Economics 课时5：ReferenceDedication (_optional) 课时6：LogicSim Intro 课时7：LogicSim Model 课时8：LogicSim CompliedCode 课时9：LogicSim EventDriven 课时10：LogicSim Parallel 课时11：LogicSim Issues (_ optional) 课时12：FaultModeling Intro 课时13：FaultModeling SSF 课时14：FaultModeling BridgeFault 课时15：FaultModeling DelayFault 课时16：FaultModeling TransistorFault (_ optional) 课时17：FaultModeling_ FaultDetect,FaultCoverage 课时18：Equivalent Fault Collapsing 课时19：Dominance Fault Collapsing, DFC (_optional) 课时20：FaultSim Intro 课时21：FaultSim Parallel 课时22：FaultSim Deductive 课时23：Concurrent Fault Simulation 课时24：FaultSim DiffFsim 课时25：FaultSim Alternatives 课时26：FaultSim IssueConclusion (_optional) 课时27：Testability Intro 课时28：Testability SCOAPseq (_optional) 课时29：Testability COP 课时30：Combinational ATPG Introduction 课时31：Combinational ATPG (Boolean Difference) 课时32：Combinational ATPG (Single Path Sensitization) 课时33：Combinational ATPG, D_algorithm 课时34：Combinational ATPG, PODEM 课时35：Combinational ATPG, FAN 课时36：Combinational ATPG, SAT 课时37：Combinational ATPG, acceleration techniques 课时38：Sequential ATPG Introduction 课时39：Sequential ATPG (9_valued) 课时40：Sequential ATPG (Backward Time Frame Processing) 课时41：Sequential ATPG Simulation (_optional) 课时42：Sequential ATPG Conclusion (_optional) 课时43：DelayTest Intro 课时44：Delay Test _ Path Sensitize 课时45：DelayTest PathTG 课时46：DelayTest PathFsim 课时47：DelayTest TransitionFsimTG 课时48：Diagnosis Intro 课时49：Diagnosis StaticCE 课时50：Diagnosis DynamicCE 课时51：Diagnosis EffectCause 课时52：Diagnosis, Chain Diagnosis (_optional) 课时53：DFT1 Intro 课时54：DFT1 ScanConcepts 课时55：DFT1 _ Test Mode Operation (SSF & Delay Test LOS_LOC) 课时56：DFT1 Muxed_D Scan ATPG model (_optional) 课时57：DFT1 ClockScan (_optional) 课时58：DFT1 LSSD 课时59：DFT1 ScanDesignFlow 课时60：DFT1 IssueSol 课时61：DFT2 JTAG Intro 课时62：DFT2 JTAG Registers 课时63：DFT2 JTAG Instruction 课时64：DFT2 JTAG Instruction (old version) 课时65：DFT2 Instruction2Conclude 课时66：BIST1 Intro 课时67：BIST1 LFSR 课时68：BIST1 _ LFSR seed solving 课时69：BIST1 LFSRpolynomial 课时70：BIST1 CA 课时71：BIST2 Intro 课时72：BIST2 SerialORA 课时73：BIST2 Parallel ORA MISR 课时74：BIST2 Architecture 课时75：BIST2 Design Phase Shifter for LFSR TPG 课时76：BIST2 IssuesConclude (_optional)_2 课时77：TestCompress Intro 课时78：TestCompress SoftwareSTC 课时79：Test Compress Hardware Stimulus (updated 5_10_2020) 课时80：TestCompress HardwareResponse (_optional) 课时81：MemTest Intro 课时82：Memory Test _ Classical algorithm 课时83：MemTest March 课时84：FunctionTest Intro 课时85：FunctionTest CheckExp 课时86：FunctionTest IOV 课时87：FunctionTest SV (_optional)

通俗易懂讲解IC设计流程...

课时1：老奶奶都能懂的IC设计流程