新型配电自动化监测控制器的设计

发布者:skyhcg最新更新时间:2008-01-31 来源: www.esic.cn关键字:实部  以太网控制器  乘法器  抗混叠  配电自动化  互相关  CLK  欧拉公式  并行通信  CIRRUSLOGIC 手机看文章 扫描二维码
随时随地手机看文章

  近年来,电能质量日益引起人们的重视,如何有效的监测和分析电能质量参数逐渐成为电力企业和用户共同关心的问题。传统的监测仪表和监控器存在着明显的缺点:实时性不强,监测指标少,工作量大,精度不高,效率低。本系统设计的监控器由于在信号调理电路上采用巧妙的设计思路、高性价比的集成芯片,微处理器采用STR710FTbZ6与FPGA相结合,具有多种通信技术,使得该监控器优越性突颖而出。在配电自动化终端采用该监测器能及时精确的分析和反映电网、电能的质量水平,对保证电网的安全、经济运行,也为电力部门对电能质量监测提供了强有力的支持。

  1 控制系统硬件设计

  系统的总体结构框图见图1,包括隔离、放大、滤波、量程自动切换、锁相电路、时钟模块、LCD显示、通信、FPGA谐波检测、以态网接口等模块。用交流采样法高速采集经调理后的三相电压、三相电流及通过二次运算计算出零线电流、有功功率、无功功率、频率、功率因数及三相不平衡度等参数,并能检测到21次谐波,对以上数据进行记录保持,并可通过液晶屏观察这些数据。另外,实现多种通信技术,如RS232,CAN总线、以太网通信等。

  由于本监测器监测指标多,功能复杂,工作量大,因此控制器的选择是非常关键的。考虑到STR710FTbZ6具有高性价比、功能灵活、易于人机对话等众多特点;FPGA则具有高速、高可靠以及开发便捷、规范等优点。因此控制器采用STR710FTbZ6与ACEX1K30相结合,就充分发挥两者的互补性。

  1.1 主控制器的选择

  由于本监测器监测指标多,功能复杂,工作量大,因此控制器的选择是非常关键的。考虑到STR710FTbZ6具有高性价比、功能灵活、易于人机对话等特点;FPGA则有高速、高可靠及开发便捷、规范等优点。因此控制器采用STR710FTbZ6与ACEX1K30相结合,就能充分发挥两者的互补性。

  1.2 隔离、放大、量程自动切换电路

  现在以电流信号为例说明该部分的电路设计,电压信号的调理电路与电路信号相似。该部分的电路设计如图2。在正常供电的情况下,通过编写循环子程序对各相模拟开关的控制信号赋值,从而达到对三相信号分时循环采集的目的。对于电流量测量,本系统设计了量程自动切换功能(分两个量程档)。现以A相信号为例,分忻一下如何实现量程自动切换功能。

  

  

  在默认情况下当监测A相信号时,Clal控制信号为0,经过电流互感器(TA-6A)后的A相信号Ia通过U1A(四路模拟开关CD4016的第一路)输入到放大电路中。但当系统监测到该相的信号小于5A时,则立即对CIa1置1,CIa2置0,Ia通过UlB(四路模拟开关CD4016的第二路)输入到放大电路中。由于R1>R2,所以减小Ia信号的衰减,从而实现量程自动切换的功能,也进一步的提高了本系统的测量精度。

  为了避免频谱混叠造成信号的失真,因此一般的电子系统中多需要设计滤波器。对于本系统,由于测试电网谐波时,必须计算功率,即计算电压、电流的互相关,所以对相位的要求很高。本系统采用专用的四阶Butterworth低通开关电容滤波器TLC14。避免了传统的由于采用运放、电阻、电容搭建的滤波电路易受干扰、稳定性不好等问题。该滤波器具有以下特点:低成本,易用;滤波器的截止频率取决于外部时钟频率;截止频率范刚从0.1~30 kHz。

  放大电路的输出信号作为抗混叠滤波器的输入信号。该滤波器的截止频率fc取决于其时钟频率fclock,其关系为fc=fclock/100;fclock≈1/4.23RC,由于本系统设计的谐波测量次数要求达到21次,其截止频率为fc=1.05kHz,因此选择C=100pF,R=2kΩ即可满足要求。

  1.3 电平提升电路与锁相倍频电路

  由于经过抗混叠滤波器后的输出信号是双极性的,因此,在进行模数转换之前必须通过电平提升路将双极性信号通过电平移位为适合A/D采集要求单极性信号作为同步锁相倍频电路的输入信号。PLL采用CMOS集成锁相环芯片CD4046和计数CD74F163配合实现信号精确同步锁相64倍频的的,该倍频数满足快速傅立叶radix-2算法及奈奎斯采样频率要求。

  2 基于FPGA的FFT功能实现

  2.1 算法分析

  采用radix-2 FFT实现谐波测量能尽可能减少复数,同时逻辑关系简单,易于编程。它可以用蝶形处理器有效地实现,由一个复数加法器、复数减法器和旋转因子的复数乘法器绡成。

  高效复数乘法器:复数旋转因子乘法R+Ji=(X+jY)(C+js)=XC-YS+j(CY+XS),通常由4次乘法和2次加/减运算实现。在简化运算处理中, 令E=X-Y和Z=C×E=C×(X-Y)。

  然后用:

  这种算法使用了3次乘法、1次加法和2次减法,代价是额外的(C,C+S,C-S)笫三个表,这些数以128归一化为8Bit有符号数存储在ROM中。

  为了防止运算中的溢出,碟形处理器需要计算两个蝶形方程:

  临时结果必须乘以旋转因子。

  采用maxplusII做为开发软件,maxplusII支持原理图、VHDL等语言文本文件。maxplus2可以支持功能仿真和时序仿真,能够产生精确的仿真结果。

  2.2 波形分析

  假设CLK为输入一个周期为80ns的时钟,Are_in,Aim_in为输入数据的实部和虚部,旋转因子采用乘以128归一化的8bit有符弓数。旋转因子欧拉公式变换为近似值C+jS=59+j25,则cps=c+s=84,cms=c-s=34,计算出的第一个数的实部、席部为Dre_out、Dim_out,第一个数的实部、虚部为Ere_out、Eim_out,由maxplus2生成的波形文件的图形如图3所示。

  

  

  3 STR710FZ2b6控制器功能

  STR710FZ2b6与ACEX1K30均有丰富的I/O口资源,囚此采用并行通信使数据的交换速度比较快。ACEX1K30内部可配置的RAM的总容量小于8KB,地址总线有A0~A12组成。数据线由D0~D7组成,接口信号线中包含片选信号,控制总线包括读写信号线,NRD与NEW。

  对于本系统设计的监测控制器,除厂功能多样性外,实时性及通信技术也是关键指标。μC/OS-Ⅱ操作系统是一个完整的、可移植、可固化、可裁剪的抢占式实时多任务内。因此在STR710FZ2b6平台上移植该操作系统就能够很好的解决系统任务繁重性与实时性要求高之间的矛盾。

  在通信方面,除了RS32、USB等技术之外,还采用了以态网通信,它具有可靠性好、通信速度快、互连性、开放性好,设备成本低等优点,因此在电能质量监测控制器中采用以太网技术就能够很好地解决终端数量的增多和用户对自动化水平要求提高等一系列问题。本系统采用美国CIRRUSLOGIC公司尘产的CS8900A以太网控制器。该控制器符合EthernetII与IEEE802.3标准,全双工,收发可同时达到10Mbit/s速率,内置16kB SRAM用于收发缓冲等性能。该控制器通过RJ45接口与以太网通信。

  在通信方面,除了采用RS32,USB等技术之外,还采用了以态网通信,它具有可靠性好,通信速度快,瓦连性、开放性好和设备成本低等优点,因此在配电自动化监测控制器中采用以太网技术就能很好的解决了终端数量的增多和用户对自动化水平要求提高等一系列问题。本系统采用美国CIRRUS LOGIC公司生产的CS8900A[5]以太网控制器。该控制器符合EthernetII与IEEE802.3标准,全双工,收发可同时达到10Mbps的速率,内置16KB的SRAM用于收发缓冲等性能。该控制器通过RJ45接口与以太网通信。采用TFTP文件传输协议,程序或文件可以同时向许多计算机下载,该协议代码所占的内存比较小。

  系统的总体程序流程如图4所示,中断处理程序模块包括键盘处理、通信模块(响应通信请求中断)、故障处理等。

  

  

  在电能自量监测控制器信号调理电路上采用巧妙的设计思路、采用高性价比的集成芯片等元器件,处理器采用FPGA与STR710FZ2b6相结合结构,通信上采用多种通信方式。使得该系统具有精度高、可靠性强、集成度高,接口方便、灵活性好、保密性好以及时分复剧、扩展性强等优异特点。

 

关键字:实部  以太网控制器  乘法器  抗混叠  配电自动化  互相关  CLK  欧拉公式  并行通信  CIRRUSLOGIC 引用地址:新型配电自动化监测控制器的设计

上一篇:基于DSP+CPLD的断路器智能控制单元设计
下一篇:氧化钨pH电化学传感器的H+响应行为研究

推荐阅读最新更新时间:2024-05-13 21:01

用CPLD实现单片机与ISA总线并行通信
  CPLD(Complex Programmable Logic Device)是一种复杂的用户可编程逻辑器件,由于采用连续连接结构。这种结构易于预测延时,从而电路仿真更加准确。CPLD是标准的大规模集成电路产品,可用于各种数字逻辑系统的设计。近年来,由于采用先进的集成工艺和大批量生产,CPLD器件成本不断下降,集成密度、速度和性能大幅度提高,一个芯片就可以实现一个复杂的数字电路系统;再加上使用方便的开发工具,使用CPLD器件可以极大地缩短产品开发周期,给设计、修改带来很大方便 。本文以ALTERA公司的MAX7000系列为例,实现MCS51单片机与PC104 ISA总线的并行通信。采用这种通信方式,数据传输准确、高速,在12
[嵌入式]
用CPLD实现单片机与ISA总线<font color='red'>并行</font><font color='red'>通信</font>
STM8S——Clock control(CLK
1、主时钟源   有四种时钟源可以用做主时钟: (1)1-24MHz高速外部晶体振荡器(HSE) (2)最大24MHz高速外部时钟信号(HSE user-ext) (3)16MHz高速内部RC振荡器(HSI) (4)128KHz低速内部RC(LSI)   各个时钟源可以单独打开或关闭,从而优化功耗。我们采用HSI。为了使系统快速启动,复位后时钟控制器会自动使用HSI的8分频(HSI/8)作为主时钟;原因是HSI的稳定时间短,而8分频可保证系统在较差的VDD条件下安全启动。 2、时钟输出功能(CCO)   可以配置时钟输出功能使用户可以在外部管脚CCO上输出指定的时钟,可选CCO时钟的信号有6种:fH
[单片机]
STM8S——Clock control(<font color='red'>CLK</font>)
基于FPGA的直接数字频率合成器的设计实现
     概述   直接数字频率合成技术(Direct Digital Frequency Synthesis,即DDFS,一般简称DDS),是从相位概念出发直接合成所需要波形的一种新的频率合成技术。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能、多功能的DDS芯片,为电路设计者提供了多种选择。然而在某些场合,专用DDS芯片在控制方式、置频速率等方面与系统的要求差距很大,这时如果用高性能的FPGA器件来设计符合自己需要的DDS电路,就是一个很好的解决方法。   ACEX 1K器件是Altera公司着眼于通信、音频处理及类似场合的应用而推出的芯片系列,总的来看将会逐步取代FLEX 10K 系列,成为首选的中规模
[工业控制]
可编程逻辑技术在数字信号处理系统中的应用
1 引言   随着半导体技术的发展,可编程逻辑器件在结构、工艺、集成度、功能、速度和灵活性等方面有了很大的改进和提高,从而为高效率、高质量、灵活地设计数字系统提供了可靠性。CPLD或FPGA技术的出现,为DSP系统的设计又提供了一种崭新的方法。利用CPLD或FPGA设计的DSP系统具有良好的灵活性和极强的实时性。同时,其价格又可以被大众接受。由于乘法器在数字信号处理系统中具有广泛的应用,所以本文以乘法器的处理系统中具有广泛的应用,所以本文以乘法器的设计为例,来说明采用可编程逻辑器件设计数字系统的方法。如果想使系统具有较快的工作速度,可以采用组合逻辑电路构成的乘法器,但是,这样的乘法器需占用大量的硬件资源,因而很难实现宽位乘法器
[单片机]
可编程逻辑技术在数字信号处理系统中的应用
单片机与以太网控制器RTL8029接口的VHDL设计
1 以太网控制器 台湾Realtek公司的以太网控制器是一种符合IEEE802.3以太网标准的控制器,有RTL8019、RTL8029和RTL8139等系列。其中RTL8019是ISA总线的,较易与8位MCU实现接口。RTL8029和RTL8139是PCI总线的,不能直接与8位的MCU接口,需要一个PCI接口进行转接。考虑到目前RTL8029在市场上较容易购买,故采用RTL8029以太网控制器作为网络接口。 RTL8029内部已经包含有整个网络接口层的协议 (PHY层和MAC层协议),因此应用起来较简单。用户不必考虑链路控制问题,而只需考虑单片机如何从RTL8029中去读TCP/IP协议的数据即可。 PCI总线信
[单片机]
单片机与<font color='red'>以太网控制器</font>RTL8029接口的VHDL设计
基于MCU的多机并行通信
摘要:单片机的多机串行通信应用十分广泛,但在串行口被占用又要进行多机通信时就要采取其它措施。本文介绍了一种使用并口进行多机通信的方法,在实践中已得到验证。 关键词:MCU,并口通信 1. 问题的提出 某系统中使用了三路串行接口的传感器(GPS、压力和风向)及三路模拟电流(4~20mA)接口的传感器(湿度、温度和水位)。现需要将这些数据汇总后通过串口上传给PC机,并且要求每路信号数据都能够实时独立的接收。 2.系统设计 经过分析,我们分别使用一块2051单片机接收各路串口传感器的数据,同时使用一块多路高精度ADC对转换成电压的温度等信号采样,系统结构图如图1所示。主从机之间的具体管脚连接参见图2。
[应用]
STM8S——Clock control(CLK)
1、主时钟源 有四种时钟源可以用做主时钟: (1)1-24MHz高速外部晶体振荡器(HSE) (2)最大24MHz高速外部时钟信号(HSE user-ext) (3)16MHz高速内部RC振荡器(HSI) (4)128KHz低速内部RC(LSI) 各个时钟源可以单独打开或关闭,从而优化功耗。我们采用HSI。为了使系统快速启动,复位后时钟控制器会自动使用HSI的8分频(HSI/8)作为主时钟;原因是HSI的稳定时间短,而8分频可保证系统在较差的VDD条件下安全启动。 2、时钟输出功能(CCO) 可以配置时钟输出功能使用户可以在外部管脚CCO上输出指定的时钟,可选CCO时钟的信号有6种:fHSE、fHS
[单片机]
乘法器与调制器
虽然许多有关调制的描述都将其描绘成一种乘法过程,但实际情况更为复杂。 首先,为清晰起见,若信号Acos(ωt)和未调制的载波cos(ωt)施加于理想乘法器的两路输入,则我们将得到一个调制器。这是因为两个周期波形Ascos(ωst)和Accos(ωct)施加于乘法器(为便于分析,假定比例因子为1 V)输入端,产生的输出为: 但在大多数情况下,调制器是执行此功能更好的电路。调制器(用来改变频率的时候也称为混频器)与乘法器密切相关。乘法器的输出是其输入的瞬时积。调制器的输出是该调制器其中一路输入的信号(称为信号输入)和另一路输入的信号符号(称为载波输入)的瞬时积。图1显示了调制函数的两种建模方法:作为放大器使用,通过载波输入上的
[电源管理]
<font color='red'>乘法器</font>与调制器
小广播
最新应用文章
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved