基于VHDL语言的卷积码编解码器的设计-电子工程世界

1　引言
　　
　　数字信息在有噪信道中传输时，会受到噪声干扰的影响，误码总是不可避免的。为了在已知信噪比的情况下达到一定的误码率指标，在合理设计基带信号，选择调制、解调方式，并采用频域均衡或时域均衡措施的基础上，还应采用差错控制编码等信道编码技术，使误码率进一步降低。卷积码和分组码是差错控制编码的2种主要形式，在编码器复杂度相同的情况下，卷积码的性能优于分组码，因此卷积码几乎被应用在所有无线通信的标准之中，如GSM ，IS95和CDMA2000的标准中。

　　目前,VHDL语言已成为EDA领域首选的硬件设计语言,越来越多的数字系统设计使用 VHDL语言来完成。原因是通过VHDL描述的硬件系统“软核”便于存档,程序模块的移植和AS C设计源程序的交付更为方便。因此,他在IP核的应用等方面担任着不可或缺的角色。在某扩频通信系统中，我们使用VHDL语言设计了（2，1，6）卷积码编解码器，并经过了在FPGA芯片上的验证实验。

2　卷积编码器
　　
　　卷积码通常记作(n₀,k₀,m)，其编码效率为k₀/n₀，m称为约束长度。(n₀,k₀,m)卷积码可用k₀个输入、n₀个输出、输入存储为m的线性有限状态移位寄存器及模2加法计数器电路来实现，卷积码的编码方法有3种运算方式：离散卷积法；生成矩阵法；多项式乘积法。此外，卷积码的编码过程还可以用状态图、码树图和网格图来描述。本文设计的编码器考虑到硬件电路的实现，选择了多项式乘积法。本系统所选卷积编码器如图1所示，该卷积编码器为（2，1，6）自正交卷积编码器。

3　大数逻辑解码器
　　
　　卷积码的解码可分为代数解码与概率解码2类。大数逻辑解码器是代数解码最主要的解码方法，他既可用于纠正随机错误，又可用于纠正突发错误，但要求卷积码是自正交码或可正交码。本文所选（2，1，6）系统自正交卷积码的大数逻辑解码器如图2所示。

　　图2中，Ｉ端输入信息码元，Ｐ端输入校验码元。解码器把接收到的R(D)中的每一段信息元送入编码器中求出本地检验元，与其后面收到的检验元模2加。若两者一致，则求出的伴随式分量si为0，否则为1。把加得的值送入伴随式寄存器中寄存。当接收完7个码段后开始对第 0码段纠错，若此时大数逻辑门的输出为1，则说明第0码段的信息元有错。这时正好第0子组的信息元移至解码器的输出端，从而纠正他们。同时，纠错信号也反馈至伴随式寄存器修正伴随式，以消去此错误对伴随式的影响。如果大数判决门没有输出，则说明第0子组的信息元没有错误，这时从编码器中直接把信息元输出。

4卷积码编解码器的VHDL设计

4.1VHDL设计的优点与设计方法
　　
　　与传统的自底向上的设计方法不同，VHDL设计是从系统的总体要求出发，采用自顶向下（ toptodown）的设计方法。其程序结构特点是将一项工程设计（或称设计实体），分成外部（即端口）和内部（即功能、算法）。在对一个设计实体定义了外部端口后，一旦内部开发完成，其他的设计就可以直接调用这个实体。

　　本设计所用VHDL设计平台是Altera的MAX+PlusⅡ EDA软件。MAX+PlusⅡ界面友好，使用便捷；他支持VHDL，原理图，V语言文本文件，以及波形与EDIF等格式的文件作为设计输入；并支持这些文件的任意混合设计；具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确地仿真结果；支持除APEX20K，APXⅡ，Mercury，Excalibur和Stratix系列之外的所有Altera FPGA/CPLD大规模逻辑器件。设计中采用的FPGA器件是Altera的FLEX系列芯片FLEX 10K20。用MAX+PlusⅡ软件进行VHDL设计的过程是：
　　
　　(1)用Text Editor编写VHDL程序。
　　(2)用Compiler编译VHDL程序。
　　(3)用Waveform Editor，Simulater仿真验证VHDL程序。
　　(4)用Timing Analyzer进行芯片的时序分析。
　　(5)用Floorplan Editor安排芯片管脚位置。
　　(6)用Programer下载程序至芯片FLEX10K20。

　　在实际的开发过程中，以上个步骤需反复进行，直至将既定的VHDL设计通过所有的测试为止。

4.2卷积编码器VHDL顶层建模（top level）及系统 功能仿真

4.2.1卷积编码器各功能模块及顶层建模端口的VHDL描述
　　
　　LIBRARY IEEE；
　　

　　用MAX+PlusⅡ编译后生成的编码器图形符号如图3所示。

4.2.2卷积编码器VHDL顶层建模的VHDL仿真波形



　　卷积编码器VHDL仿真波形如图4所示。仿真前设置输入信息序列datain=“1111”，速率为32 kP/s，对应时钟为31. 25μs。仿真结果表明，卷积编码输出dataout =“1111101 0010000000001”，相应速率为64 kP/s，与理论分析结果一致。

4.3卷积解码器VHDL顶层建模的VHDL端口描述

4.3.1卷积解码器各功能模块及顶层建模端口的VHDL描述
　　
　　LIBRARY IEEE；
　　

　　用MAX+PlusⅡ编译后生成的解码器图形符号如图5所示。

4.3.2卷积解码器VHDL顶层建模的VHDL仿真波形
　　
　　卷积解码器VHDL仿真波形如图6所示。其中待解码信元datain=“11111010010000000001” ，速率为64kP/s，对应时钟为15.625μs。仿真结果表明，解码信元输出dataout =“111 1”，相应速率为32kP/s。实际仿真还验证了当卷积解码器输入的待解码信元中有错码时的纠错情况，与理论分析结果一致。

5结语
　　
　　将通过仿真的VHDL程序下载到FPGA芯片FLEX10K20上，并在实际扩频系统中用于差错控制，取得了较为满意的效果。

参考文献

［1］王新梅，肖国镇.纠错码—原理与方法［M］.西安：西安电子科技大学出版社，2001.
［2］褚振勇，翁木云.FPGA设计及应用［M］. 西安：西安电子科技大学出版社，2002.
［3］潘　松，王国栋.VHDL实用教程［M］.成都：电子科技大学出版社，2 000

关键字：调制 FPGA 接收引用地址：基于VHDL语言的卷积码编解码器的设计

上一篇：基于DSP的数字扫描探针显微镜的硬件解决方案研究
下一篇：基于TMS320C5402的数字压缩语音录放系统

推荐阅读最新更新时间：2024-05-13 18:16

连续调制模式功率因数校正器的设计

　　引言　　传统的从220V交流电网通过不控整流获取直流电压的方法在电力电子技术中取得了极为广泛的应用，其优点在于结构简单、成本低、可靠性高。但这种不控整流使得输入电流波形发生严重畸变，呈位于电压峰值附近的脉冲状，其中含有大量的谐波成分。一方面对电网造成严重的污染，干扰其他电子设备的正常工作；另一方面也大大降低了整个电路的功率因数，通常仅能达到0.5～0.7。　　解决这一问题的办法就是对电流脉冲的高度进行抑制，使电流波形尽量接近正弦波，这一技术即为功率因数校正（Power Factor Correction）。功率因数（PF）是指有功功率（P）与视在功率（S）的比值，即：　　所以，功率因数可以定义为电流失真系

[电源管理]

基于EDA技术的FPGA设计计算机应用

对传统电子系统设计方法与现代电子系统设计方法进行了比较,引出了基于EDA技术的现场可编程门阵列(FPGA)电路,提出现场可编程门阵列(FPGA) 是近年来迅速发展的大规模可编程专用集成电路(ASIC),在数字系统设计和控制电路中越来越受到重视。介绍了这种电路的基本结构、性能特点、应用领域及使用中的注意事项。对基于EDA技术的FPGA进行了展望。指出EDA技术将是未来电子产品设计技术发展的主要方向。　　集成电路技术和计算机技术的蓬勃发展,让电子产品设计有了更好的应用市场,实现方法也有了更多的选择。传统电子产品设计方案是一种基于电路板的设计方法,该方法需要选用大量的固定功能器件,然后通过这些器件的配合设计从而模拟电子产品的功能,其

[模拟电子]

Ports模式下CY7C68013和FPGA的数据通信

引言通用串行总线（USB）具有快速、双向、大批量传输、廉价以及可实现热插拔等优点，Cypress公司的FX2系列芯片之一CY7C68013是最早符合USB2.0标准的微控制器，集成了符合USB2.0的收发器、串行接口引擎（SIE）、增强型8051内核以及可编程的外围接口，实现基于USB2.0的接口数据通信，CY7C68013可配置成3种不同的接口模式；Ports（端口模式）、GPIF Master（可编程接口模式）和Slave FIFO（主从模式），其中，后两种模式利用其内部集成的可以独立于微处理器而自动处理USB事务的硬件（USB核），数据的传输通过执行USB本身的协议来完成，微处理器可不参与数据传输，从而使数据的传输速率大

[工业控制]

基于FPGA芯片EP1c3T144和开发平台实现虚拟仪器接口设计

引言 LabVIEW是一种基于图形程序的虚拟仪器编程语言，与传统仪器相比，虚拟仪器技术以计算机为平台，在程序界面中有用于模拟真实仪器面板的控件可供调用，可用于设置输入数值、观察输出值以及实现图表、文本等显示，因此具有友好的人机界面。LabVIEW具有强大的数据采集、分析、处理、显示和存储功能。在测试与测量、数据采集、仪器控制、数字信号分析、工厂自动化等领域获得了广泛的应用，显示出其强劲的生命力。LabVIEW平台下开发的虚拟仪器在相同硬件条件下，改变软件即可实现不同的仪器功能，真正实现了“软件即仪器”的设计理念。实现LabVIEW对数据的采集和处理，传统的方法是采用数据采集卡，但是这些数据采集卡设备存在安装不便，价格昂贵，

[测试测量]

基于<font color='red'>FPGA</font>芯片EP1c3T144和开发平台实现虚拟仪器接口设计

小型无线电源接收器芯片【德州仪器】

2011 年 4 月 21 日，北京讯日前，德州仪器 (TI) 宣布推出尺寸比其上一代接收器芯片小 80% 的新一代无线电源技术，该高集成微型器件可帮助设计人员在现有及最新便携式消费类设备设计中应用无线充电技术，充分满足智能手机、游戏系统、数码相机以及医疗与工业设备等需求。 bq51013 接收器集成电路 (IC) 通过小型 1.9 毫米 x 3 毫米 WCSP 封装将电压调节与全面无线电源控制技术进行了完美整合。该最新电路既支持高达 5 W 的输出电源，可实现效率达 93% 的 AC/DC 电源转换，又是接收器线圈与系统之间所需的唯一 IC。 TI 电源管理业务部高级副总裁 Sa

[电源管理]

小型无线电源<font color='red'>接收</font>器芯片【德州仪器】

一种基于FPGA的复数浮点协方差矩阵实现

　　 O 引言　　协方差矩阵的计算是信号处理领域的典型运算，是实现多级嵌套维纳滤波器、空间谱估计、相干源个数估计以及仿射不变量模式识别的关键部分，广泛应用于雷达、声呐、数字图像处理等领域。采用FPGA(Field Programmable Gate Array)可以提高该类数字信号处理运算的实时性，是算法工程化的重要环节。但是FPGA不适宜对浮点数的处理，对复杂的不规则计算开发起来也比较困难。故目前国内外协方差运算的FPGA实现都是采用定点运算方式。　　在所有运算都是定点运算的情况下，每次乘法之后数据位宽都要扩大一倍。若相乘后的数据继续做加减运算，为了保证数据不溢出，还必须将数据位宽扩展一位，而协方差矩阵的运算核心就是乘累

[嵌入式]

一种基于<font color='red'>FPGA</font>的复数浮点协方差矩阵实现

应用于音频放大器的多位Σ-Δ调制器的设计

随着电子系统数字化的不断深入，人们对乐音信号回放的要求也越来越高，因此低失真、高效率的D类放大器已成为研究的热点。但目前D类放大器大多是使用模拟脉宽调制，如果要放大数字信号，还需要DAC将数字信号转换成模拟信号。实际上，可以直接对数字音频信号进行数字脉宽调制来实现放大器的数字化。基于数字脉宽调制的数字音频放大器的基本结构如图1所示。数字幅值编码信号（PCM）送入过采样电路，经过Σ-Δ调制器进行噪声整形，再经过数字脉宽调制器调制成PWM脉宽信号，然后由PWM脉宽信号去控制功率转换电路中的功率MOS管的开启和关闭，输出的功率信号经过低通平滑滤波器之后，即可重建原来的模拟音频信号。Σ-Δ调制器在数字音频放大器中起着关键的作用。在数字

[模拟电子]

STM32单片机对红外接收系统的设计

4.23.1概述人的眼睛能看到的可见光按波长从长到短排列，依次为红、橙、黄、绿、青、蓝、紫。其中红光的波长范围为0.62～0.76μm；紫光的波长范围为0.38～0.46μm。比紫光光波长更短的光叫紫外线，比红光波长更长的光叫红外线最广义地来说，传感器是一种能把物理量或化学量转变成便于利用的电信号的器件，红外传感器就是其中的一种。随着现代科学技术的发展，红外线传感器的应用已经非常广泛。 4.23.1.1红外接收头工作原理红外接收头一般是接收、放大、解调一体头，一般红外信号经接收头解调后，数据“0”和“1”的区别通常体现在高低电平的时间长短或信号周期上，单片机解码时，通常将接收头输出脚连接到单片机的外部中断，结合定时器判断外

[单片机]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■TI 有奖直播 | 使用基于 Arm 的 AM6xA 处理器设计智能化楼宇

■Follow me第二季第3期来啦！与得捷一起解锁高性能开发板【EK-RA6M5】超能力！

■报名直播赢【双肩包、京东卡、水杯】| 高可靠性IGBT的新选择——安世半导体650V IGBT

■30套RV1106 Linux开发板（带摄像头），邀您动手挑战边缘AI~