FPGA迈向通用平台之路？-电子工程世界

      近来对于电子行业的评论不再像几年前那么乐观了，通信领域和消费电子领域这两大驱动力市场的表现不尽如意，市场份额庞大但却竞争惨烈，利润走低。“展望整个半导体市场，惟有FPGA是黑暗中的亮点。”此话说得有些夸张，半导体市场的黑暗期远不是如此，现在的情形充其量只是低迷。不过这句话确也有些道理，因为这两年以来，我们可以明显地看到，FPGA一直稳步地遵循着摩尔定律，价格和功耗在不断降低的同时性能却越来越高。
FPGA拥有灵活的可编程特性和强大的并行处理能力，但是相应地，体积庞大价格昂贵也是其软肋。不过现在我们再仔细看看Xilinx、Altera等FPGA厂商的产品线以及他们的客户列表，我们不难发现，FPGA已经由原来的电信等领域开始逐渐向HDTV、消费电子（高端）、医疗电子……更广泛的领域渗透了。这是不是说哪里都可以找到FPGA的踪影了？在记者与这些FPGA厂商接触当中，他们的人肯定了记者的这种感觉。FPGA今后的发展方向即是向着无处不在的目标进行的。

FPGA会成为通用型器件吗？
FPGA的任务只是打造标准化的平台

      自1990年以来，FPGA的逻辑容量已经增长了近200倍，同时功耗和成本分别降低了50和500倍。另外，除了集成更多的可编程逻辑单元之外，FPGA更是集成了越来越多的硬核IP，包括高速以太网模块、串行收发器、DSP、嵌入式处理器……FPGA正在朝着SoC的方向发展。有趣的是，传统DSP和MCU亦是朝着这个方向在迈进，三者终于开始接壤。笔者这么说并不是说三种产品今后将是你死我活的竞争态势，从某种意义上来讲三者应该是相互配合甚至融合，而他们的最终发展趋势则就是SoC。

      这种片上高度集成只是一个前兆，也可以说为了发展SoC而作的技术积累。Xilinx公司全球副总裁兼首席技术官Ivo Bolsens表示，“利用系统级封装技术（SiP）实现‘虚拟SoC’将是未来一种革命性的发展趋势。”所谓虚拟SoC即是指，在同一个封装上面集成传感器、处理器、存储器、通用I/O、高压I/O等器件，以替代带有固化IP的大芯片。不同于单一芯片架构，该架构是采用多个裸片，每种器件都可以使用最适合自己的工艺，以降低成本、功耗和体积。而FPGA平台则可能就会成为一个标准的、虚拟的SoC平台来应用。
也许有一天，FPGA会变得像PCB一样，工程师可以自由地进行布线并实现一个嵌入式系统开发，而过去所常用的单片机以及标准的数字逻辑单元则可以用IP来替代。“FPGA正在进入一个应用更加广泛的时期，特别是消费电子领域。对于Xilinx来讲，主要的挑战来自于各式各样的FPGA创新应用实在太多了，很多客户提出的创意甚至连我们自己都未曾想到。因此，我们所要做的事情就是构建一个强大的生态系统和一个功能强大且易于使用的平台。”Ivo Bolsens如此表示

基于FPGA的嵌入式系统EDA平台

      如果真如上文所说的，FPGA终有一天发展成像PCB一样了，那么没有相应的EDA工具，我们很难想象这样的嵌入式系统如何来实现。在与FPGA厂商的多次接触当中，他们无不强调一点，那就是FPGA厂商对于开发工具的投入往往是巨大的。比如Xilinx在这方面的投入已经累计高达20亿美金。而FPGA要想发展为一个通用型平台的话，丰富的工具支持将是必不可少的必要条件之一。

● Xilinx推出业界应用最广泛设计套件ISE 9.1i：
新版本专门为满足业界当前面临的主要设计挑战而优化，这些挑战包括时序收敛、设计人员生产力和设计功耗。除了运行速度提高2.5倍以外，ISE 9.1i还新采用了SmartCompile 技术，因而可在确保设计中未变更部分实施结果的同时，将硬件实现的速度再提高多达6倍。同时，ISE 9.1i 还优化了其最新65nm Virtex-5 平台独特的ExpressFabric技术，可提供比竞争对手的解决方案平均高出30%的性能指标。对于功耗敏感的应用， ISE 9.1i还可将动态功耗平均降低10%。

● Altera发布Quartus II 软件7.2，延续效能优势：
对于FPGA、CPLD以及结构化ASIC设计，Quartus II 7.2是性能和效能首屈一指的设计软件。随着7.2版的进展，与高端65nm竞争FPGA相比，Quartus II 软件和Stratix III FPGA现在具有两个速率等级优势，而且编译时间快3倍。此外，7.2版还首次实现了FPGA供应商对64位Windows Vista的支持。在7.2版，Quartus II 仍旧是由FPGA供应商提供的、惟一支持多处理器(例如，Intel的Core 2 Duo和AMD的Athlon 64×2)的软件，充分利用了当今的双核和多核计算机。

● Actel发布Libero IDE v8.1版本，助力便携式设计：
为了扩展其业界领先的专门针对芯片级和系统级节省功率的解决方案，Actel公司宣布推出全新版本Libero集成设计环境(IDE)，具备崭新的重要功能包括功率驱动布局，使设计人员得以进一步优化设计，并可减少典型设计的动态功耗达30%。通过在Libero的SmartPower工具中内置先进的功耗分析功能，这个强化的分析环境将可首次让用户在设计的所有功能模式下深入了解其功率应用。此外，便携产品设计人员更可透过其创新的电池寿命评估功能，以其FPGA设计的功耗曲线为基础，精确计算出电池寿命 — 这是首次在现场可编门阵列 (FPGA) 设计工具中实现的功能。

● Altium：
耗资上亿美元花了3年时间收购Tasking，并于2004年开发推出Nexar 2004的EDA平台。该平台包含多种设计导入方式，集成了VHDL仿真和合成，包含了各种处理器内核的大型免使用费IP库，集成了嵌入式软件设计工具。该软件的推出对IC设计普遍化有着特别的意义。它提供了软硬件协同设计的EDA平台，集设计，验证，测试综合于一体，支持双屏CRT，是基于PCBFPGASoC的EDA工作站，为嵌入式系统多CPU核设计提供了实现手段，消除了PCB设计中信号完整性、EMC、来自不同厂商的SMD器件的封装、测试、订货、缺货等困扰，提升了效率，此外，它基于FPGA实现用户可重构的SoC(上市速度快，生命周期长)。

      目前嵌入式系统开发当中，软件开发速度尚跟不上硬件，而硬件电路设计跟不上半导体工艺发展速度。因此才有通过提供优质FPGA把更多的应用设计空间和系统开发留给其他嵌入式系统设计者的可能，而要完成这个设计，基于FPGA的嵌入式系统EDA平台的建设就变得必不可少了，可以预见我们将进入一个嵌入式系统软核设计时代。

结语

      得益于半导体技术的高速发展，FPGA正努力遵循着摩尔定律稳步地壮大着自己的实力。FPGA的从业者在这个发展当中看到了更多意想不到的创意和可能，于是他们一方面在不断地提高性能和降低成本与体积，一方面也在探索着其他领域或者方向的发展可能。也许有一天，谁家的技术更先进之争已无意义，而更多比较的是哪家厂商更好地与其他厂商合作，市场需要双赢甚至多赢的。而FPGA要成为一个平台，前面要走的路似乎还太长太曲折，不过我们有理由相信，也许在不久的将来，我们可以在大部分的电子设备当中发现FPGA的踪影。

关键字：FPGA 引用地址：FPGA迈向通用平台之路？

上一篇：推出全新Icicle™ 工具套件
下一篇：三重播放业务将成为未来10年驱动半导体行业发展创新的主要动力

推荐阅读最新更新时间：2024-05-13 21:01

硬件在环(HIL)仿真应用中的LabVIEW FPGA

硬件在环(HIL)仿真可以对虚拟运行环境中的设备进行非常逼真的模拟。一个典型的HIL系统包括用于从控制系统接收数据的传感器、用于发送数据的传动器、一个用于处理数据的控制器、一个人机界面(HMI)以及一个开发后仿真分析平台。由此下载

[应用]

英特尔发布行业首款集成高带宽内存、支持加速的 FPGA

近日，英特尔宣布推出英特尔® Stratix® 10 MX FPGA，该产品是行业首款采用集成式高带宽内存 DRAM (HBM2) 的现场可编程门阵列 (FPGA)。通过集成 HBM2，英特尔 Stratix 10 MX FPGA 可提供 10 倍于独立 DDR 内存解决方案的内存带宽1。凭借强大带宽功能，英特尔 Stratix 10 MX FPGA 可用作高性能计算 (HPC)、数据中心、网络功能虚拟化 (NFV) 和广播应用的基本多功能加速器，这些应用需要硬件加速器提升大规模数据移动和流数据管道框架的速度。在 HPC 环境中，大规模数据移动前后数据的压缩和解压缩功能至关重要。相比独立的 FPGA，集成 HBM2 的 F

[嵌入式]

基于FPGA的大动态数控AGC系统设计

随着软件无线电技术和FPGA、DSP、AD 等技术的高速发展，数字接收机的应用日益广泛。为了扩大数字接收机的ADC 动态范围，广泛采用了自动增益控制(AGC) ，使接收机的增益随着信号的强弱进行调整，其性能的好坏直接影响着接收机能否高质量稳定接收。传统的AGC 电路大都采用模拟电路,但由于模拟AGC 缺乏智能性，难以实现复杂的控制算法，且精度不高，调试复杂。这里介绍了一种基于FPGA 和数控VGA 芯片AD8370 的数字自动增益控制的实现方法，实时地调整中频接收机的增益，大大增强了系统的动态范围。　　1 数控AGC 实现方法　　数控AGC 原理框图如图1 所示，在信号数字化后，根据样本估计出信号功率，与参考值比较后，

[嵌入式]

基于<font color='red'>FPGA</font>的大动态数控AGC系统设计

FPGA之DDS信号发生器

本文主要涉及以下几个问题 1：频率控制字如何得到 2：DDS的框图 3：用MATLAB得到正弦波的数字量化 4：设计代码 5：仿真代码 6：仿真图首先将正弦波信号离散化，离散成多少位的根据自己的设计精度要求来定，但最高位一定是符号位，负数用补码来表示；然后用rom或者ram来存储离散后的数据；再由频率控制字的累加来给出地址用于读出ROM或者ram中的数据。 1：相位累加器的位宽设为n，fc/(2^n)称作频率分辨率，这是能分辨出的最小频率，提高相位累加器位宽可以调高频率分辨率。目标频率f=M*fc/2^n ，fc是采样频率，M是频率控制字，由此可以得到频率控制字。 2：DDS框图其中输入到ra

[测试测量]

基于FPGA和ARM的图像采集传输系统

　　引言　　图像处理技术的快速发展，使得图像采集处理系统在提高农业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算机，有的基于CCD摄像机、解码器、FPGA和DSP，而有的基于CMOS图像传感器芯片、FPGA和DSP，它们在实时性，灵活性，可维护性方面各有优缺点。而在农业生产中，以基于CCD摄像机、图像采集卡和计算机的系统居多。本文结合实际系统中的前端图像处理和图像数据传输需要．充分利用ARM的灵活性和FPGA的并行性特点，设计了一种基于ARM+FPGA的图像快速采集传输系统。所选的ARM (Ad-vanced RISC Machines)体系结构是32位嵌入式RISC微处理器结构，该

[单片机]

基于<font color='red'>FPGA</font>和ARM的图像采集传输系统

ARM DSP X86 POWERPC MIPS FPGA简介

ARM：RISC(哈系),基于Load/Store的内存访问方式，长度固定的指令，流水线结构（RISC指令都是固定长度的，这也导致指令编码中会有较多的浪费，使得程序空间变大）。基于 ARM 技术的微处理器应用约占据了 32 位 RISC 微处理器 75 ％以上的市场份额，具有比较强的事务管理功能，可以用来跑界面以及应用程序等，其优势主要体现在控制方面。其可以做的功耗很低，很精简，因此适合没有固定电源，使用电池供电的移动设备。 DSP：哈佛设计,数据总线和地址总线分开，使程序和数据分别存储在两个分开的空间，允许取指令和执行指令完全重叠。强大数据处理能力和高运行速度，主要是用来计算的，比如进行加密解密、调制解调等，优势是强大的数据处理能

[单片机]

基于FPGA的时统模块可靠性设计

摘要：文章从FPGA逻辑编程设计技术、EMC技术、高速电路PCB设计技术等几个方面介绍了时统接收处理模块的抗干扰设计及其实现方法，实现了同步脉冲的提取、对时功能、自守时、脉宽调制等功能，提高了同步精度和抗干扰性。解决了传统时统模块定时精度不高、设置固定只能满足单一需求等问题。关键词：同步精度；可编程门阵列；时统；紧凑型PCI 高可靠性永远是计算机系统中必不可少的重要需求，尤其是对于整个系统中用来产生统一时间信号的专用设备来说，其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上，它接收时统站发来的时间信号，完成与时统站送来时间信号的同步，同时回送一路供时统站延时检查和解调检查用，并向测控设备发送

[嵌入式]

基于<font color='red'>FPGA</font>的时统模块可靠性设计

Synopsys与Lattice Semiconductor续签多年期FPGA设计软件OEM协议

美国加利福尼亚州，山景城 2016年6月27日亮点：多年期合约的续签使得莱迪思半导体的用户得以继续使用Synopsys Synplify Pro综合工具在时序、面积和运行时间专为Lattice体系结构优化，以获得最佳质量结果，帮助客户实现其智能联网器件更快上市与Lattice Diamond软件集成，为Lattice FPGA实现提供统一的设计流程新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布与Lattice Semiconductor Corporation续签了多年期的Synopsys Synplify Pro FPGA综合工具OEM协议。根据协议，Synopsys将继续为

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批