适合过程控制应用的完整高速、高共模抑制比(CMRR)精密模拟前端

最新更新时间:2011-12-14来源: 互联网关键字:完整高速  共模抑制 手机看文章 扫描二维码
随时随地手机看文章

电路功能与优势
工业过程控制系统中的信号电平通常为以下几类之一:单端电流(4~20mA)、单端差分电压(0~5V、0~10V、±5V、±10V)或者来自热电偶或称重传感器等传感器的小信号输入。大共模电压摆幅也非常典型,尤其是小信号差分输入;因此,良好的共模抑制性能是模拟信号处理系统的一项重要特性。
图1所示的模拟前端电路经过优化,可在处理这些类型的工业级信号时提供高精度和高共模抑制比(CMRR)。


图1适合过程控制应用的高性能模拟前端(原理示意图:未显示所有连接和去耦)
该电路会对信号进行电平转换和衰减,从而使信号可以与大多数现代单电源SAR ADC的输入范围要求兼容,如高性能、16位250kSPS PulSAR® ADCAD7685
对于18Vp-p的输入信号,该电路的共模抑制(CMR)性能约为105dB(100Hz时)和80dB(5kHz时)。
高精度、高输入阻抗和高CMR由仪表放大器AD8226提供。对于高精度应用,需要具有高输入阻抗,以便最大程度地减小系统增益误差并实现出色的CMR。AD8226增益可以用电阻在1至1000范围内进行编程设置。
若直接在输入端连接阻性电平转换器/衰减器级,会因电阻之间出现失配,导致CMR性能下降。AD8226可以提供小信号和大信号输入所需的出色CMR性能。无需任何外部元件,电平转换器/衰减器/驱动器AD8275即可在该电路中执行衰减和电平转换功能。
由于信号带宽相对较低,Σ-Δ型ADC通常用于高分辨率测量系统,而且Σ-Δ架构可以在低更新速率条件下提供出色的噪声性能。不过,在越来越多的设计中,尤其是多通道系统,更新速率不断提高,以便更快地更新各通道或增加通道密度。这种情况下,高性能SAR ADC是不错的替代之选。图1所示电路采用250kSPS 16位ADC AD7685、高性能仪表放大器AD8226和衰减器/电平转换器/放大器AD8275并配置为完整的系统解决方案,无需任何外部元件。

电路描述
此电路内置一个轨到轨输出仪表放大器AD8226,并连接到G=0.2差动放大器AD8275的正输入端,该差动放大器的输出端则连接到16位、250kSPS、采用MSOP/QFN封装的PulSAR ADC AD7685的输入端。AD8226的增益设置为1(高电压/电流输入),且其输出以地为参考。可以使用单端或差分输入。AD8226的输出为双极性信号,用于驱动AD8275输入。AD8275用于对该双极性输入进行衰减和电平转换,从而提供0.2的增益。因此,在其输入端输入20Vp-p的差分信号时,输出端将产生4Vp-p的单端信号。4.5V精密基准电压源ADR439用于为AD8275提供内部共模偏置电压(VREF/2=2.25V),以及为AD7685 ADC提供外部基准电压。在这些条件下,AD8275的输出摆幅为+0.25~+4.25V,位于AD7685的0~+4.5V工作范围内。
ADP1720用于为AD8275和AD7685提供5V电源。之所以选择ADP1720是因为其具有高输入电压范围(高达28V)。在此电路中,ADP1720只需为AD8275和AD7685提供约4mA的电流,因此在最差情况下,28V输入时调节器的功耗约为90mW,这使得整个系统可以采用外部±15V电源供电。
系统级共模抑制性能
初始测试用于在系统级验证至ADC的AD8226共模抑制性能。采用的输入测试信号音为10Hz、100Hz、500Hz、1kHz、2kHz、3kHz、4kHz、5kHz,而输入信号为18Vp-p。测试结果如表1所示。在测试1中,AIN+和AIN−信号短接并连接到交流测试信号音,然后以FFT测量结果。由于输入端连接在一起,因此AD8226应当会抑制交流信号。在测试2中,信号施加于AIN+,而AIN−接地。在这些条件下,FFT测量信号音电平。然后,通过计算测试1和测试2中FFT结果之间的差值即可得到共模抑制值。表1列出了不同频率下获得的CMR值。必须注意,AD8226在5kHz时的CMR额定值为80dB,因此可在系统级实现CMR性能无损。

系统级交流性能
此外还要在系统级测试系统的交流精度,此时AD7685的工作采样速率为250 kSPS。图2所示为10 kHz、5V p-p输入时的FFT测试结果。图中所示的结果如下:
•信噪比(SNR)=87.13dBFS
•信纳比(SINAD)=85.95dBFS
•无杂散动态范围(SFDR)=81.82dBc
•总谐波失真(THD)=−78.02dBc
表1 18Vp-p输入时电路的CMR性能


图2 10kHz输入信号、满量程以下14dB、250 kSPS的FFT结果
该电路或任何高速电路的性能都高度依赖于适当的PCB布局,包括但不限于电源旁路、受控阻抗线路(如需要)、元件布局、信号布线以及电源层和接地层。(有关PCB布局的详情,请参见 MT-031教程、MT-101教程和 高速印刷电路板布局实用指南一文。)
有关本电路笔记的完整设计支持包,请参阅http://www.analog.com/CN0213-DesignSupport
常见变化
经验证,采用图中所示的元件值,该电路能够稳定地工作,并具有良好的精度。可使用其他ADI公司的模数转换器来代替AD7685,从而进一步提高速度/分辨率或性能。AD7688提供真差分输入,以便取得更佳CMR性能。18位ADCAD7982能够以高达1MSPS的速度提供更高分辨率,并且还提供全差分。漏斗放大器AD8475也可接受高电压双极性输入,并提供衰减、电平转换和差分输出,因此非常适合使用差分输入ADC的工业应用(参见电路笔记CN-0180)。

电路评估与测试
该电路采用系统演示平台(SDP)进行测试。SDP平台包含必要的ADC驱动器以及至PC的USB连接。从ADC采样的数据由SDP板通过USB发送至PC。然后利用ADC公司提供的标准ADC LabVIEW评估软件工具生成FFT曲线图。测试设置的功能框图如图3所示,而电路板照片如图4所示。
用于收集测试数据的设备
• 带USB端口的Windows® XP、Windows Vista®(32位)或Windows®7(32位)PC
• EVAL-A-INPUT-1AZ电路评估板
• EVAL-SDP-CB1Z、SDP-A评估板

• 评估软件
• 电源电压:+5V(200mA)
• 电源电压:±15 V、Agilent E3630A或等同
• 信号发生器:Agilent 33120A或等同产品

图3 测试设置的功能框图


图4 与SDP板相连的EVAL-A-INPUT-1AZ评估板照片
设置与测试
在PC的CD驱动器中加载评估软件。
EVAL-A-INPUT-1AZ电路板上的120引脚连接器连接到EVAL-SDP-CB1Z(SDP)评估板上标有“CON B”的连接器。使用尼龙五金配件,通过120引脚连接器两端的孔牢牢固定这两片板。将信号源连接到EVAL-A-INPUT-1AZ板的J1输入(AIN+)端子。运行常规FFT测试时,JP1跳线连接在J3端子(IN−)和地之间。运行CMR测试时,该跳线连接在J1(AIN+)和J3(AIN−)之间。
在断电情况下,将一个+5V电源连接到SDP板。使用USB电缆将SDP板连接到PC上的USB端口。
然后,将±15 V电源连接到EVAL-A-INPUT-1AZ电路板。启动评估软件,并通过USB电缆将PC连接到SDP板上的微型USB连接器。
一旦USB通信建立,就可以使用SDP板来发送、接收、捕捉来自EVAL-A-INPUT-1AZ板的串行数据。

关键字:完整高速  共模抑制 编辑:冰封 引用地址:适合过程控制应用的完整高速、高共模抑制比(CMRR)精密模拟前端

上一篇:电路配置通盘考量应用
下一篇:高亮度LED的可靠性以及热管理研究

推荐阅读最新更新时间:2023-10-18 16:14

基于Cadence_Allegro的高速PCB设计信号完整性分析与仿真
摘要:信号完整性问题已成为当今高速PCB设计的一大挑战,传统的设计方法无法实现较高的一次设计成功率,急需基于EDA软件进行SI仿真辅助设计的方法以解决此问题。在此主要研究了常见反射、串扰、时序等信号完整性问题的基础理论及解决方法,并基于IBIS模型,采用Ca-dence_Allegro软件的Specctraquest和Sigxp组件工具对设计的高速14位ADC/DAC应用系统实例进行了SI仿真与分析,验证了常见SI问题解决方法的正确性。 关键词:高速PCB设计;信号完整性;反射;串扰;时序;SI分析及仿真 0 引言     随着半导体工艺的迅猛发展以及人们对信息高速化、宽带化的需求,高速PCB设计已经成为电子产品研制的一个重要环节
[电源管理]
基于Cadence_Allegro的<font color='red'>高速</font>PCB设计信号<font color='red'>完整</font>性分析与仿真
高速数字系统中的信号完整性及实施方案
摘要:描述了高速数学电路中典型的信号完整性问题,分析了各种破坏信号完整性的原因及解决方案,并结合一个实际的高速DSP系统,阐述实现信号完整性的具体方法。 关键词:信号完整性 端接 DSP系统 现在的高速数字系统的时钟频率可能高达数百兆Hz,其快斜率瞬变和极高的工作频率,以及很大的电路密集度,必将使得系统表现出与低速设计截然不同的行为,出现了信号完整性问题。破坏了信号完整性将直接导致信号失真、定时错误,以及产生不正确数据、地址和控制信号,从而造成系统误工作甚至导致系统崩溃。因此,信号完整性问题已经越来越引起高速数字电路设计人员的关注。 1 信号完整性问题及其产生机理 信号完整性SI(Signal Integrity)涉
[模拟电子]
具有高共模抑制比,高增益数控可显的测量放大
测量放大器也称为仪表放大器或数据放大器,它是一种可以用来放大微弱差值信号的高精度放大器,在测量控制等领域具有广泛的用途。通常,测量放大器多采用专用集成模块来实现,虽然有很高的性能指标,但不便于实现增益的预置与数字控制,同时价格较高。为此,结合应用实际,利用高增益运放,设计了一种具有高共模抑制比,高增益数控可显的测量放大器。提高了测量放大器的性能指标,并实现放大器增益较大范围的步进调节。   l 方案设计   采用固定放大倍数的测量放大器必然会对整体放大器的动态性能有很大影响,所以本设计主要由三个模块电路构成:前级高共模抑制比测量放大器、AD7533衰减器和单片机键盘显示处理模块。在前级高共模抑制比放大器中将输出共模电压
[模拟电子]
具有高<font color='red'>共模抑制</font>比,高增益数控可显的测量放大
针对手机射频电路设计的差分散射参数测试方法(一)
  对手机射频(RF)电路设计,本文以对声表滤波器的测试为例探讨了以下三个问题:如何用单端矢量网络分析仪测量差分网络的散射参数;差分网络到单端网络转换时的共模干扰问题;双端网络双共轭匹配问题。   在设计手机的射频电路时,常会遇到带有差分端口的低噪声放大器、混频器、声表滤波器等。图1是TD-SCDMA手机射频接收电路,其中MAX2392的低噪声放大器输出是单端的,而MAX2392的混频器输入是差分形式的,低噪声放大器与混频器之间是一个单端到差分形式的声表滤波器和必要的匹配网络,在设计该匹配网络时,需要知道混频器输入端差分散射参数和声表的散射参数,通常网络分析仪都不是差分型的。下面以对声表(SAW)的测试为例来说明如何测试差分
[手机便携]
高速DSP数据采集的信号完整性问题
摘要:深入研究高速数字电路设计中的信号完整性问题;分析电路中破坏信号完整性的原因;结合一个实际的DSP数据采集系统、阐述实现信号完整性的具体方案。 关键词:信号完整性 ADSP21161 数据采集 噪声控制 引言 当前,日渐精细的半导体工艺使得晶体管尺寸越来越小,因而器件的信号跳变也就越来越快,高速数字系统的快斜率瞬变和极高的工作频率,以及很大的电路密集度,导致高速数字电路系统设计领域的信号完整性问题以及电磁兼容性问题日趋严重。破坏了信号完整性将直接导致信号失真、定时错误,以及产生不正确数据、地址和控制信号,从而千万系统误工作甚至导致系统崩溃。因此,信号完整性问题已经越来越引起高速数字电路设计人员的关注。 1 信号完整性问
[嵌入式]
用串行RapidIO交换处理高速电路板设计的信号完整性问题
信号完整性( SI )问题正成为数字硬件设计人员越来越关注的问题。由于无线基站、无线网络控制器、有线网络基础架构及军用航空电子系统中数据速率带宽增加,电路板的设计变得日益复杂。 目前,芯片间高速串行链接已经获得广泛应用,以提高整体吞吐性能。处理器、 FPGA 及数字信号处理器可相互传输大量数据。此外,该数据可能必须从电路板发出,通过背板传输至交换卡,而交换卡可将数据发送至机箱内的其他卡或“系统”内的其他地方。支持 RapidIO 的交换可实现这些不同组件之间的互连,并广泛用于满足这些应用的实时带宽需求。 本文主要探讨涉及高速接口设计(RapidIO交换的主要功能支持这些高速接口设计)的信号完整性难题以及其他相关事
[测试测量]
用串行RapidIO交换处理<font color='red'>高速</font>电路板设计的信号<font color='red'>完整</font>性问题
高速数字电路设计中信号完整
摘要 信号完整性是许多设计人员在高速数字电路设计中涉及的主要主题之一。信号完整性涉及数字信号波形的质量下降和时序误差,因为信号从发射器传输到接收器会通过封装结构、PCB走线、通孔、柔性电缆和连接器等互连路径。 当今的高速总线设计如LpDDR4x、USB 3.2 Gen1/2 (5Gbps/10Gbps)、USB3.2x2 (2x10Gbps)、PCIe和即将到来的USB4.0 (2x20Gbps) 在高频数据从发送器流向接收器时会发生信号衰减。本文将概述高速数据速率系统的信号完整性基础知识和集肤效应、阻抗匹配、特性阻抗、反射等关键问题。 导读 随着硅节点采用10nm、7nm甚至5nm工艺,这可以在给定的芯片尺寸下
[模拟电子]
<font color='red'>高速</font>数字电路设计中信号<font color='red'>完整</font>性
高速DSP数据采集的信号完整性问题
摘要:深入研究高速数字电路设计中的信号完整性问题;分析电路中破坏信号完整性的原因;结合一个实际的DSP数据采集系统、阐述实现信号完整性的具体方案。 关键词:信号完整性 ADSP21161 数据采集 噪声控制 引言 当前,日渐精细的半导体工艺使得晶体管尺寸越来越小,因而器件的信号跳变也就越来越快,高速数字系统的快斜率瞬变和极高的工作频率,以及很大的电路密集度,导致高速数字电路系统设计领域的信号完整性问题以及电磁兼容性问题日趋严重。破坏了信号完整性将直接导致信号失真、定时错误,以及产生不正确数据、地址和控制信号,从而千万系统误工作甚至导致系统崩溃。因此,信号完整性问题已经越来越引起高速数字电路设计人员的关注。 1 信号完整性问
[应用]
小广播
最新电源管理文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved