ZC256十进计数、锁存、译码、显示驱动器的应用-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

CMOS ZC256电路是具有十进制计数功能、输出锁存功能、BCD到七段的译码功能和显示驱动功能的"四合一"电路,它可直接驱动液晶显示器,对需要数字显示的部件来说,一位数字只需一块这种电路配一个显示器件,故应用十分方便,ZC256的管脚外引线排列及功用如图所示,ZC256的功能如表9-47所示.

从管脚外引线功用和功能表可知,CP为计数脉冲输入端,

关键字：ZC256 十进计数锁存译码编辑：探路者引用地址：ZC256十进计数、锁存、译码、显示驱动器的应用

上一篇：荧光灯驱动电路设计
下一篇：C3065 BCD-七段译码液晶显示驱动器的应用电路

推荐阅读最新更新时间：2023-10-18 16:25

基于STM32F103RET6的编译码系统

引言由于曼彻斯特（MancheSTer）编码具有传输时无直流分量，时钟提取方便等特点，被广泛地应用于以太网、车辆总线、工业总线中。现在工程上常用的曼彻斯特编译码芯片为HD-6408和HD-6409,但是这种芯片有一些不足。首先，该芯片在传输速率和每帧数据中的有效位数等方面都做了严格的限制。其次，使用该芯片需要增加额外的硬件电路，提高了系统成本。使用FPGA做曼彻斯特编译码成本高，而且开发周期长。本文提出了一种基于STM32F103RET6的编译码系统方案，利用了STM32F103RET6强大的定时器功能，采用灵活的编译码方式，传输速率和数据帧格式都可以根据需要完全自行定义。STM32F103RET6自带DMA的功能使得数据编码不

[单片机]

基于STM32F103RET6的编<font color='red'>译码</font>系统

QPSK解调器/FEC译码器

CommQuest公司的DBS CQT6020 CASP是一款单片QPSK解调/FEC译码器，设计用于机顶盒（见图1）。CQT6020含有从模拟L波段调谐器输出至MPEG输送分离器输入之间的所有功能，这包括双ADC、QPSK解调器、Viterbi译码器、Reed-Solomon译码器和能量消散功能。CQT6020支持世界上最主要的广播系统--数字视频广播（DVB-S）ETS300 421和数字卫星系统（DSS），使得机顶盒制造厂家用单一前端接收机设计即可用在两种DVB-S和DSS系统中。它所含的双ADC增加了系统的可靠性而降低了板实际的大小和整个系统的成本。它实现了全数字载波恢复和位同步，不需要昂贵的模拟调谐器件

[应用]

卷积编译码盘的设计与实现

摘要：本文简要介绍了（2，1，3）卷积码的编译码设计与实现、编码电路可以用FPGA实现。译码采用维特比译码算法，应用高速数字信号处理器TMS320C50，实时完成高速处理任务，核心算法用软件实现。通过对算法进行分解优化，译码速度快。通过加载不同的译码软件可以在同一硬件平台上实现多种信道编译码算法。在工程中具有较高的应用价值和发展远景。关键词：维特比译码卷积码 DSP 引言对于一般的线性分组码（如循环码、BCH码等），它们的共同特点是：一个码字的监督单元仅与本码组的k位信息码元有关，与其它码字的码元无关。而卷积码的特点在于本组的码元不仅与当有输入的k个信息有关，而且还与前面m

[嵌入式]

LTE标准下Turbo码编译码器的集成设计

　　LTE （Long Term Evolution）是3GPP展开的对UMTS技术的长期演进计划。LTE具有高数据速率、低延迟、分组传送、广域覆盖和向下兼容等显著优势，在各种“准4G”标准中脱颖而出，最具竞争力和运营潜力。运营商普遍选择LTE，为全球移动通信产业指明了技术发展的方向。设备制造商亦纷纷加大在LTE领域的投入，其中包括华为、北电、NEC和大唐等一流设备制造商，从而有力地推动LTE不断前进，使LTE的商用相比其他竞争技术更加令人期待。　　Turbo码以其接近香农极限的优异纠错性能被选为LTE标准的信道编码方案之一。对Turbo编译码器进行FPGA集成设计，能够加速LTE的商用步伐，具有广阔的应用前景。在不

[安防电子]

LTE标准下Turbo码编<font color='red'>译码</font>器的集成设计

并行流水结构的RS255/RS233译码器设计实现

RS纠错编码是目前最有效、应用最广泛的差错控制编码之一，是一种纠错能力很强的多进制BCH码，也是一类典型的代数几何码。它是由里德(Reed)和索洛蒙(Solomon)应用MS多项式于1960年首先构造出来的。 RS码被广泛用于差错控制系统中，以提高数据的可靠性，而且可以用来构造其他码类，如级联码。在无线通信、卫星通信、磁或光存储以及网络通信中RS码也有较为广泛的应用。RS码不仅具有良好的随机纠错和突发纠错能力，而且有低复杂度的编译码算法，因此被国际电信联盟(ITU)推荐为光纤子系统的前向纠错(FEC)码。RS(225，223)码被CCSDS选为常规分包遥测信道纠错编码和高级在轨系统前向和反向链路的纠错编码，是实现CCSDS

[嵌入式]

功能趋向多样化的语音编译码芯片

由于可携式产品愈来愈多，因此对于音效播出的功能要求也就愈被要求能够达到高音质输出的能力，事实上，目前在市场上有相当多的音效语音解决方案，然而经过更新技术的加持，使得这些音效语音编译码的输出能力，已经不亚于CD的质量，甚至于如果内建高阶处理器的话，还能够提供包括数字模拟转换、除错、以及系统控制等功能。不过从基本的架构上来看，对于数字音讯数据处理而言，现在所内建的各种功能都并不是绝对备需要的，因为这些作业都可以利用一个或多个数字接口，藉由外部强大的处理器来进行，但是因为成本与轻薄应用的考虑之下，有些业者采取的策略便是把处理器内建于音效语音编译码芯片之中，至于孰优孰劣就是视个人见解来决定了。依据不同的应用　选择各式各样的编解碼技术

[嵌入式]

基于FPGA的卷积码的编/译码器设计

　　卷积码是Elias在1955年最早提出的，稍后，Wozencraft在1957年提出了一种有效译码方法，即序列译码。Massey在1963年提出了一种性能稍差，但比较实用的门限译码方法，由于这一实用性进展使卷积码从理论走向实用。而后Viterbi在1967年提出了最大似然译码法，该方法对存储器级数较小卷积码的译码很容易实现，并具有效率高、速度快、译码器简单等特点，人们后来称其为维特比算法或维特比译码，广泛应用于现代通信中。本文主要论述了基于Xilinx公司的FPGA的卷积编码器及相应的维特比译码器的研究，并在幸存路径存储与译码输出判决方面提出了改进算法，从而使译码器结构得到简化。　　 1 卷积码的编码原理与实现

[嵌入式]

基于FPGA的卷积码的编/<font color='red'>译码</font>器设计

带编、译码的无线电遥控器(10m)

图2-5是带音频调制器（编码）的27MHZ发射机原理图,图中射频电路、主振电路均未变动,只是增加了音频调制电路。音频译码器专用集成电路LM567是一种通用型音频振荡器和音频译码器的组合体。它通过外部元件的组合,自身可产生十分稳定的音频振荡信号,且频率可由外接元件来控制。利用LM567音频译码器的这一特性,可以将它的音频振荡信号取出,担任本电路的音频信号振荡源。图2-5中,LM567第5、6脚分别为外接定时电阻和定时电容端,组成RC定时电路。音频译码器的音频振荡频率可由下式得到。 f0=1/ ,其中：f0为振荡频率,单位为HZ ;电阻单位为Ω;电容单位为F。 LM567译码器的振荡频率可从其第5

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！

Vishay线上图书馆

白皮书技术文章视频热门推荐