实现电源排序的简单电路

最新更新时间:2013-05-17来源: 与非网关键字:电源排序 手机看文章 扫描二维码
随时随地手机看文章

  ASIC、FPGA和DSP可能需要多个电源电压,而这些电源电压的启动顺序有种种限制。通常电压值最高的I/O电压常常必须首先启动,然后其他电压按照从高到低的顺序逐一启动,最后启动的是芯核电压。这种情况可能还要求一个电源线的电压不能比另一电源线的电压大一个二极管压降以上;否则过大的电流可从I/O电压通过IC回流到较低的电压,有可能损坏昂贵的IC。你控制这一顺序的常用方法是,在排序的相邻电压线之间连接外部二极管,以便把一个较高的电压嵌位到一个较低电压的一个二极管压降以内,从而防止IC中可能出现的闩锁现象。二极管仅仅在加电后从一个较低电压升高到超过一个较高电压时才导通,而在较高电压升高到超过所有较低电压时截止,因为二极管是反向偏置的。一个更好的方法是使用电源控制器来精确控制电源线的启动电压顺序。图1示出的一个简单运放电路集成有一个双重开关电源,以提供并行的输出电压排序。

  在这一电源排序电路中,三个输出电压按顺序启动,启动过程中,每个输出电压跟踪次高电压,直到它到达固定的稳定电压。假定一个3.3V“主”I/O电压(未画出)正常上电,该电压的控制器使用其软启动功能来提
供其电压的平滑线性斜波。TPS5120 型双重开关稳压器产生另外两个电压,即2.5V和1.8V。在大多数标准开关稳压电路中,R4和R10的下端接地,从而固定输出电压的设置点。在这一电路中,放大器输出控制这些电阻器下端的电压。放大器输出电压为零,就把输出电压设置为预定的固定电压,但是任何大于零的电压都会迫使输出电压低于其设置点的水平。
  这些放大器采用一种将次高输出电压作为其输入或“检测”电压的倒相电路。因此,在上电时,如果3.3V输出端为0V,则放大器 IC1的输出电压就很高,也会迫使TPS5120控制器将其输出电压调整为0V。放大器IC3的输出电压也很高,这是因为2.5V输出端(此时也为0V)控制着输入电压。随着3.3V输出端电压线性上升,该放大器的输出电压就线性地降到0V。因此,2.5V输出电压从0V上升到其最大设置点2.5V。1.8V输出电压以同样的方式跟踪2.5V输出。设置放大器的元件值,使得检测电压(例如3.3V)达到跟踪电压的电平(这里是2.5V)时,该放大器的输出电压刚好达到0V。这样,将检测电压升高到超过2.5V不会进一步升高跟踪输出电压,因为放大器的输出电压已经饱和,达到地电平。
  并行跟踪需要多个重要设计准则。放大器反馈比例R5-R6必须等于由R1和R4设定的反馈电阻分压比,你必须使用 TPS5120控制器的参考电压(本例中为0.85V)作为放大器的正相输入。任何不同于该值的参考电压将迫使跟踪电压输出变成一个不等于检测电压的电压值。你选用的放大器应具有一个很低的输入失调电压并能使输出电压至少与控制器参考电压一样大。

  满摆幅放大器非常适用于这种用途。单独放大器可以实现局部元件布局,避免在任何噪声源附近布线。本设计在用作参考电压的放大器正相输入端附近使用另外一个去耦电容器。它对TPS5120控制器采用了一个软启动的小电容值,使得控制器的固有启动速度比3.3V检测电压更快。较大的软启动电容值无法快速跟踪输出。过小的电容值可能导致输出电压在电源初始化时出现过冲。图2示出了三个同步降压转换器的启动电压。3.3V作为主电压,2.5V和1.8V分别跟踪它们的高电压。你可以将1.8V输出的检测电压设置为跟踪3.3V输出而不是2.5V输出,而在电源启动时线性跟踪同样良好。你还可以将此排序电路添加到任何可以利用其参考电压、软启动电容器和输出电压电阻分压网络的电源控制器中。

关键字:电源排序 编辑:探路者 引用地址:实现电源排序的简单电路

上一篇:电源产品可靠性设计方法概述
下一篇:待机功耗很低的DVD开关电源设计

推荐阅读最新更新时间:2023-10-17 15:43

8通道示波器让电源排序检验变得更轻松
大多数嵌入式系统使用不止一根电源排线,许多使用4根或更多。单个IC,例如FPGA、DSP或微控制器,可能具有特定的时序要求。例如,一家芯片制造商可能推荐要在内核电压供电稳定之后,才会施加I/O供电电压。另一家制造商可能要求应在相对的规定时间内供电,以避免各个供电引脚上电压差拖长。处理器和外部存储器之间上电顺序可能也非常关键。 芯片制造商可能会规定特定电源必须以单顺序方式启动,以避免多个上电复位。这可能极具挑战性,因为涌入电流可能会对负载点稳压器提出很高的瞬态要求。在这种情况下,电源线启动形状与定时顺序一样重要。 一旦把各种芯片供电要求、整体供电、基准供电及其他IC多个负载点稳压器组合在一起,您会很快遇到七八根电源线。 使用4通道示
[测试测量]
8通道示波器让<font color='red'>电源</font><font color='red'>排序</font>检验变得更轻松
适用于DaVinci上网本处理器电源的设计要点
由于更高的集成度、更快的处理器运行速度以及更小的特征尺寸,内核及I/O电压的负载点(POL)处理器电源设计变得越来越具挑战性。处理器技术的发展必须要和POL电源设计技术相匹配。对当今的高性能处理器而言,5年或10年以前使用的电源管理解决方案可能已不再行之有效。因此,当为德州仪器(TI)的DaVinci数字信号处理器(DSP)进行POL电源解决方案设计时,充分了解基本电源技术可以帮助克服许多设计困难。本文以一个基于TI电源管理产品的电源管理参考设计为例,讨论一系列适用于DaVinci处理器的电源去耦、浪涌电流、稳压精度和排序技术。 大型旁路去耦电容 处理器所使用的全部电流除了由电源本身提供以外,处理器旁路和
[手机便携]
适用于DaVinci上网本处理器<font color='red'>电源</font>的设计要点
[数字电源系列文章]数字电源排序
电源排序 是 数字电源 架构的一个关键部分。在这我们来看看几种设计排序的方法及其结果。特别地,我们将了解一下设计选择在设计过程的后期对灵活性所产生的影响。 电源转换 的构件 让我们来看一下自己的电源构件和工具,并了解我们会给自身带来何种类型的麻烦。为简单起见,我们假定拥有一个通用的电源构件(UPB)以及所有常见的“麻烦制造者”(例如:FPGA和微控制器、以及逻辑器件等)。我们的UPB具有一个简单的接口: 图1:电源构件。 我们简单的电源转换器具有单个VIN/VOUT、一个PMBus接口、一个输入信号(CONTROL)、以及两个输出信号(POWER GOOD和FAULT/)。
[电源管理]
[数字<font color='red'>电源</font>系列文章]数字<font color='red'>电源</font><font color='red'>排序</font>
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved