高速数据转换系统对时钟和数据传输的性能要求

最新更新时间:2013-05-28来源: 与非网关键字:高速数据转换  时钟  数据传输 手机看文章 扫描二维码
随时随地手机看文章

随着今天模数转换器的数据转换采样速度进入到每秒千兆次采样(GSPS),系统需要能够支持这样高的转换速度,模拟器件必须产生和放大高频信号。除了模拟信号路径外,设计师需要完全了解采样时钟和高比特率数据获取电路方面。信号路径设计师将为这两个关键的方面提供建议方案。下面的信息与需要高性能ADC的系统紧密相关。

时钟源

在高速数据转换系统中一个最重要的子系统是时钟源,这是因为时钟信号的时序准确性可以直接影响ADC的动态特性。为减少这种影响,ADC时钟源必须表现出非常低的时序抖动或相位噪声。如果在选择时钟电路时没有考虑到这种因素,无论前端模拟电路或者ADC的质量有多高,系统可能表现出很差的动态性能。优良的时钟将总能在精确的时钟间隔内出现时钟沿的转换。实际上,时钟边沿到达的时间间隙总是在不断变化的,这种时序的不确定性带来的结果是采样波形的信噪比会受到数据转换过程的影响。

                                                                  图1:PLL与VCO时钟系统。

可以容忍的最大时钟抖动为抖动噪声超过量化噪声(1/2LSB)前的时钟抖动。这可以用下面的公式定义:

如果优化输入电压(VIN)使之等于ADC的输入电压范围(VINFSR),那么抖动要求成为ADC分辨率(N位)和被采样的输入频率(fin)的一个因子。
对于达到奈奎斯特速率(对于1GSPS转换速率为500MHz)的输入频率,总的抖动要求是:

这个值代表了来自所有抖动源的总抖动。ADC器件本身导致的一个抖动源称为窗口抖动(aperture jitter),这是输入采样和器件的保持电路相关的一种时序不确定性,在确定时钟源允许的最大时钟抖动时,需要考虑这种不确定性。

时钟电路抖动=(Tj(rms)2-(ADC(窗口抖动)2))1/2

以ADC08D1000为例,窗口抖动在数据手册中给定的值为0.4ps,这个值将ADC时钟的抖动标准限制到-1.1ps。

然而,当用在数据转换系统中时,将振荡器的性能数据与规范要求简单地匹配或许并不足以获得期望的结果。这是因为频率分量也扮演着重要的作用。因此,用频谱分析仪来对时钟信号进行检查很重要,并确保与基本频率相关的能量没有在很大的范围内扩展。延伸到更高频率的毛刺可能很明显,也将会对性能产生直接的影响。

图1显示了针对ADC08D1000的推荐时钟电路,由一个锁相环器件(LMX2312)连接到可变电感压控振荡器(VCO)组成。PLL和VCO维持达到奈奎斯特输入频率ADC08D1000要求的信噪比(46dB)。

数据获取

对信号进行高频(1GSPS及以上)采样意味着转换所产生的数字输出数据必须储存起来,或者至少快速地转移。处理每秒超过一亿次转换的两个关键问题是系统中数字器件之间的信号完整性,以及每个时钟周期数据转移的速度。
为使数字输出信号完整性最大化,高速ADC使用低电压差分信号(或者LVDS)传输(见图2)。

                                                                   图2:典型的LVDS电路。

LVDS信号传输方法的主要优点是以非常低的功率预算实现高数据速率,对每个将通过一个电路板或者电缆传输的分离信号采用两条连线来实现这种低功耗。每条线上的电压变化的方向互相相反,且与像CMOS或者TTL这样的单端信号相比信号的强度比较小(一般为350mV)。这是因为差分电路固有的抗噪声能力,因此可以使用低电压摆幅信号。这反过来意味着信号频率可以更快,因为信号的上升时间更短了。

电路板上传输差分波形的信号线应该设计成具有100Ω的特征阻抗(LVDS标准所定义的值),这些线在接收器端用100Ω的电阻来进行端接以与线路匹配。通过发射器电路上的电流源在100Ω的电阻上流过3.5mA的电流,产生一个信号电压,提供350mV的信号摆幅,供接收电路检测。

高速发送数据只是问题的一半,还需要考虑将数据存储在存储器阵列中以作后
续处理。ADC对其每个通道提供一个解复用的数据输出。器件不是提供一个运行在等于采样速度的单一8位总线,而是同时在两个8位数据总线上输出两个连续采样。这种方法将数据速率减半,但是增加了数据位数,对于一个1GSPS的采样速率,来自ADC的转换数据输出速度为500MHz。即使在这种降低的速度下,大多数分立存储器或者FPGA内部存储器在可靠获取这个数据上也存在问题。因此使用DDR非常有利,因为DDR在时钟的上升和下降沿都输出数据。尽管数据速率对于DDR信号传输来说不变,时钟频率减半,达到更便于管理的250MHz,这个频率在CMOS存储电路的范围内。在数据能保存在存储器之前,需要在输入到FPGA器件中间采用一个数据锁存器对。第一个锁存器使用同步数据时钟,而第二个锁存器使用180度异相的时钟,或者反向数据时钟(见图3)。

                                                                     图3:FPGA数据获取架构框图。

为简化这种时钟要求,FPGA带有一种以PLL(锁相环)或者DLL(延时锁定环)形式实现的数字时钟管理器。这些器件允许在内部产生时钟信号,这些时钟信号能与输入时钟信号锁定,提供相位延时间隔为0、90、180和270度。这种时钟管理功能允许DDR时钟方案通过提供一种精确的180度移相时钟来有效工作。这反过来允许输入数据与下降沿同步,以能可靠地获取到数据锁存器中。
在锁存之后,输入数据可以被传输到FIFO存储器或者Block RAM。在这里,数据可以以很低的速度轻易地被系统微控制器获得,以进行获取后的处理。

关键字:高速数据转换  时钟  数据传输 编辑:探路者 引用地址:高速数据转换系统对时钟和数据传输的性能要求

上一篇:理解精密比较器特殊的工作特性
下一篇:光耦合器和光隔离器

推荐阅读最新更新时间:2023-10-17 15:43

基于CPLD的位同步时钟提取电路设计
引言 异步串行通信是现代电子系统中最常用的数据信息传输方式之一,一般情况下,为了能够正确地对异步串行数据进行发送和接收,就必须使其接收与发送的码元同步,位同步时钟信号不仅可用来对输入码元进行检测以保证收发同步,而且在对接收的数字码元进行各种处理等过程中,也可以为系统提供一个基准的同步时钟。 本文介绍的位同步时钟的提取方案,原理简单且同步速度较快。整个系统采用VerilogHDL语言编写,并可以在CPLD上实现。 位同步时钟的提取原理 本系统由一个跳变沿捕捉模块、一个状态寄存器和一个可控计数器共三部分组成,整个系统的原理框图如图1所示,其中data_in是输入系统的串行信号,clock是频率为串行信号码元速率
[应用]
TX2440裸机时钟-PWM
一、定时器框图 S3c2440 有5 个16 位的定时器。由下面框图可知: 1、定时器0、1、2、3 有脉宽调制功能(PWM)。定时器4有一个没有输出引脚的内部定时器。定时器0 有一个用于大电流设备的死区生成器。 2、PCLK时钟首先经过8bit预分频器:定时器0 和1 共享一个8 位的预分频器,定时器2,3,4 共享另一个8 位预分频器 3、定时器时钟输入通道可选(通过MUX多选一开关): 1、内部时钟:经过预分频的1/2、1/4、1/8、1/16分频 2、外部时钟TLCK0 、TLCK1。 4、TCMPBn----定时器n比较缓冲寄存器 TCNTBn-----定时器n计数缓冲寄存器
[单片机]
TX2440裸机<font color='red'>时钟</font>-PWM
51单片机学习笔记,简易时钟
使用芯片STC89C52RC, 2个锁存器 6个带小数点共阴极数码管显示一个24时制时钟 没有时钟芯片,所以掉电后时间会复位 原理图为TX-1C开发板 暂时显示了半小时,一秒不差, 未验证有无其他bug,代码贴上来,欢迎高手指点 ============================== 最终显示的 时.分.秒 是 16.31.37 形式 C代码 #include reg52.h #include MY51.H void show(); uint8 shi=15; //初始时间15:45:00 按复位按钮对时 uint8 fen=45; uint8 miao=0; vo
[单片机]
51单片机学习笔记,简易<font color='red'>时钟</font>
X1203实时时钟芯片的原理与应用
1 概述 X1203集成电路是一个带时钟/日历和两个闹钟(报警)的实时时钟芯片。它内含双端口时钟和报警器寄存器,这使其即使在读、写操作期间也能精确工作。 该时钟/日历芯片提供了可通过一组寄存器进行控制和读出的功能。时钟使用低成本的32.768kHz晶振输入,能以秒、分、时、日、星期、月和年来单位跟踪时间。X1203具有闰年校正功能,并能对小于31开的月份自动进行调整。 X1203提供了一个VBACK备用电源输入引脚,利用该引脚能使器件用不可充电的电源作备用电源。其电压为2.5~6V。X1203芯睡具有如下特点: ●具有安秒、10秒、分、10分、时、日、月或星期设置的中断输出。 ●有供时基产生的重复报警; ●
[半导体设计/制造]
利用扩频时钟降低电磁干扰
作为工程师来说,您知道消费类电子设备的操作速度有多快,它们每秒又能执行多少任务吗?这些设备的高速操作带来了许多乐趣,使直观的触控手机和视频直播以及许多实际的应用都成为了可能,例如为网络和通信设备驱动高速数据。 电子设备性能水平和速度的提高给工程师带来了许多挑战。当设计这些设备时,安全性是关键因素,需要特别注意。附近设备的 电磁干扰 (EMI)是用户安全和可靠运行的一个主要威胁。 电磁干扰 一次笔者正通过HDTV看足球赛时,就要射门了,手机突然接到一个电话,电视立即就没了信号。然而,挂掉电话后电视信号又有了。这就是电磁干扰的案例。 每一个电信号都是电场和磁场的结合。任何时域内有限的(或有界)信号在频域都是无限(或无界)的,反之亦然。所
[工业控制]
利用扩频<font color='red'>时钟</font>降低电磁干扰
数字视频压缩的大容量记录系统设计
引言   随着计算机技术、多媒体和数据通信技术的迅速发展,数字视频的应用越来越广,如视频监控、视频会议和移动电视等。数字视频数据量巨大,不利于传输和存储,使其应用受到很大限制。为解决视频数据的存储和传输问题,唯一的途径就是对视频数据进行压缩。常见的视频压缩方法有MPEG系列和H.26x系列。考虑到压缩技术的成熟度、成本和主要用途,采用MPEG-1作为压缩标准,设计出基于ARM处理器的嵌入式数字视频记录系统。该系统适用于视频监控、视频会议等多种应用场合,同时还可安装在飞行器上,用于实时记录飞行器的飞行及训练过程中的各种信息。   目前,市场上有大量的基于PCI总线的MPEG-1视频压缩卡和PC机构架的网络视频服务器。与之
[嵌入式]
简化LCD电视电源系统设计 TI 推出TPS40K DC/DC 控制器
方便易用的控制器支持从 4.5 V 到 20 V 的输入电压范围 2007 年 6 月 21 日,北京讯 日前,德州仪器 (TI) 宣布推出一款灵活的同步降压控制器——TPS40195。它可简化采用 DSP 与FPGA 的 LCD 电视与 IP 机顶盒的电源管理设计工作。更多详情,敬请访问: http://focus.ti.com.cn/cn/docs/prod/folders/print/tps40195.html 。 TI 新型 TPS40195 高性能控制器提供了多种增强 4.5V 至 20V 系统电源性能的功能。例如,该器件的输入电压可作为电源转换的偏置电源,为集成电路供电无需额外电压。当双向同步引脚用作到其
[新品]
波特率自动检测的识别方法及无线数据传输模块的设计及应用
1、 模块总体结构 基于nRF401无线数据传输器件的数传模块总体硬件结构如图1所示,主要由微控制器和蓝牙芯片及其相应的外围电路组成,能自动完成波特率识别,并进行数据的编码处理,给用户提供了一个透明的数据接口。微控制器选用Atmel公司推出的可在线编程的单片机AT89S51,便于以后软件的升级。通过对发送数据是否需要曼彻斯特编码、所需外围元件的数量、功耗及发射功率等方面的因素综合比较,选用nRF40l作为无线数传器件。 nRF401是单片无线收发器件,采用蓝牙核心技术设计,内部集成高频发射、高频接收、PLL合成、FSK调制、FSK解调、多频道切换等诸多功能和外围部件协议,是目前集成度最高的无线数传产品,也是唯一可以直接连接微控
[单片机]
波特率自动检测的识别方法及无线<font color='red'>数据传输</font>模块的设计及应用
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved