如何改善高速ADC时钟信号-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

您在使用一个高速模数转换器(ADC)时，总是期望性能能够达到产品说明书载明的信噪比(SNR)值，这是很正常的事情。您在测试ADC的SNR时，您可能会连接一个低抖动时钟器件到转换器的时钟输入引脚，并施加一个适度低噪的输入信号。如果您并未从您的转换器获得SNR产品说明书标称性能，则说明存在一些噪声误差源。如果您确信您拥有低噪声输入信号和一种较好的布局，则您的输入信号频率以及来自您时钟器件抖动的组合可能就是问题所在。您会发现“低抖动”时钟器件适合于大多数ADC应用。但是，如果ADC的输入频率信号和转换器的SNR较高，则您可能就需要改善您的时钟电路。

低抖动时钟器件充其量有宣称的1微微秒抖动规范，或者您也可以从一个FPGA生成同样较差的时钟信号。这会使得高速ADC产生SNR误差问题包括ADC量化噪声、差分非线性(DNL)效应、有效转换器内部输入噪声和抖动。利用方程式1中的公式，您可以确定抖动是否有问题，公式给出了外部时钟和纯ADC抖动产生的ADC SNR误差。

方程式1

在该方程式中，fIN为转换器的输入信号频率。另外，tJITTER-TOTAL为时钟信号和ADC时钟输入电路的rms抖动。请注意，fIN并非时钟频率(fCLK)。外部时钟器件到ADC的1微微秒抖动适合于一些而不是所有高速ADC应用，如图1所示。

图1：抖动产生的SNR为输入信号的函数。

方程式1让您能够计算出特定ADC的要求时钟抖动估计值。例如，一个70dB SNR的ADC，输入信号为100MHz，您可以计算得到tJITTER_TOTAL的值为503微微秒。如果输入ADC孔径抖动为150微微秒，则由方程式2可得到一个较高的外部时钟抖动要求估计值。

方程式2

在方程式2中，tJITTER-CLK为注入ADC时钟的抖动，而tJITTER-ADC为ADC的孔径抖动、时钟振幅和斜率。继续我们的估算，我们让tJITTER-ADC只与ADC的150微微秒内部抖动相等，并忽略时钟振幅和斜率的影响。利用方程式2，tJITTER-CLK的高估值为480微微秒。

在本文中，我们只初步研究了改善高速ADC时钟信号背后存在的一些问题。我们需要更多地关注时钟振幅和斜率，因为它们影响系统抖动。另外，我们还需要知道如何实施低抖动时钟电路的硬件部分。

在本文介绍的第二种时钟设计之中，您需要认真关注几件事情。时钟抖动在ADC输入频率和实际时钟抖动方面影响ADC的SNR性能。另外，不要总是相信时钟器件厂商！在您转向产品以前，请使用ADC厂商提供的评估板来测试您的时钟源。您会对最终结果更为欣喜。

关键字：高速 ADC 时钟信号编辑：探路者引用地址：如何改善高速ADC时钟信号

上一篇：HL601A双电平保护器厚膜集成电路及应用
下一篇：PSoC3 双轴步进电机细分控制

推荐阅读最新更新时间：2023-10-12 22:22

基于Cadence的高速PCB设计

1 引言　　随着人们对通信需求的不断提高，要求信号的传输和处理的速度越来越快.相应的高速PCB的应用也越来越广，设计也越来越复杂.高速电路有两个方面的含义：一是频率高，通常认为数字电路的频率达到或是超过45MHz至50MHz，而且工作在这个频率之上的电路已经占到了整个系统的三分之一，就称为高速电路.另外从信号的上升与下降时间考虑，当信号的上升时间小于6倍信号传输延时时即认为信号是高速信号，此时考虑的与信号的具体频率无关. 　　2 高速PCB设计的基本内容　　高速电路设计在现代电路设计中所占的比例越来越大，设计难度也越来越高，它的解决不仅需要高速器件，更需要设计者的智慧和仔细的工作，必须认真研究分析具体情况，解决存在

[电源管理]

基于Cadence的<font color='red'>高速</font>PCB设计

基于DSP的低功耗高速数据采集系统

随着电子技术的发展及新器件的不断涌现，电子系统在手持设备、便携医疗仪器以及野外测试仪器等领域得到了广泛的应用。在这些领域的应用中，由于客观条件的限制，通常采用电池或蓄电池为仪器设备提供电源。在这种情况下，如要实现系统长时间工作，必然对仪器设备系统功耗的要求较高，因此低功耗系统的设计在这些应用领域中得到广泛重视。 1 TMS320VC5509简介 TMS320VC5509（以下简称VC5509）是德州仪器（TI）公司针对低功耗应用领域推出的一款低功耗高性能DSP，采用1.6V的核心电压以及3.3V的外围接口电压，最低可支持0.9V的核心电压以 0.05mW/MIP的低功耗运行。VC5509支持丰富的外设接口

[嵌入式]

基于DSP的低功耗<font color='red'>高速</font>数据采集系统

博通车载以太网：下一代高速网络布阵已开始

近日在成都举办的2012汽车电子论坛暨半导体应用峰会（CAESA）峰会上，笔者有幸结识了几位来自博通公司的朋友，也许同其他与会的厂商嘉宾相同，都是来分享最新的技术成果，但让笔者印象最为深刻的，却是他们那股认真和坦率。在大多数人印象中，博通公司一般是比较低调的。当然，低调有低调的资本，因为博通在有线和无线网络解决方案中是数一数二的老大，而博通也无心费神去标榜自己。然而我想这次不一样，因为他们要发布的产品是具有突破性意义的，是值得庆贺的，毕竟，车载网络一直没有好的解决方案，又贵又不好用，而博通这次将便宜且高速的以太网技术引入车载系统可谓是革命性之举。有效降低连接成本高达80%，降低布线重量达30% “

[汽车电子]

博通车载以太网：下一代<font color='red'>高速</font>网络布阵已开始

能效最高的12、14和16位ADC驱动器面市

ADI ADA4805系列放大器采用动态功耗调节技术，可为便携式、电池供电和高密度数据采集设备提供首屈一指的失调漂移、压摆率、噪声和失真性能。中国，北京——Analog Devices, Inc. (NASDAQ: ADI)，全球领先的高性能信号处理解决方案供应商，近日面向要求超高精度和能效的高速数据采集系统推出低功耗轨到轨放大器ADA4805-1和ADA4805-2。对于寻求实现高分辨率ADC数据手册规定的全部潜力的系统设计师来说，ADA4805-1（单通道）和ADA4805-2（双通道）放大器是静态电流低至495µA的唯一解决方案。放大器的动态功耗调节(DPS)特性允许用户在ADC采样之间关闭放大器

[模拟电子]

高性能∑-ΔADC-MAX1403的原理及应用

高性能∑-ΔADC-MAX1403的原理及应用 MAX1403是一种18位、过采样的ADC芯片,它利用∑-Δ调制器和数字滤流器可实现真正的16位转换精度。在应用中,为了得到高输出的数据速度,可选择数字滤波因子,并可降低转换分辨率。而调制器的采样频率可作为最小功耗和最高输出数据速率选择的首选条件。　　MAX1403能够提供具有独立编程（增益从1V/V～+128V/V）的三路真差动输入通道,并能补偿输入参数电压的直流失调。而这三路真差动输入通道还能组成五路伪差动输入通道。另外,该芯片还具有两个附加的差动校正通道,它能对增益和失调误差进行校正。　　MAX1403 能够对所有输入信号进行处理,并通过串行数字接口向

[模拟电子]

高性能∑-Δ<font color='red'>ADC</font>-MAX1403的原理及应用

当使用双变压器配置时宽带ADC前端设计考虑

背景变压器用于信号隔离，并且将单端信号转换成差分信号。当在高速模数转换器（ADC）前端电路中使用变压器时常常忽略的一个问题是变压器绝非理想器件。任何由变压器引起的输入失衡都会使输入的正弦信号变成非理想的正弦信号波形传送给ADC的输入端，从而导致ADC的总体性能不如其它方式耦合到ADC的性能。本文讨论了变压器的输入失衡对ADC性能造成的影响，并且提供了实现改进电路的实例。关于变压器许多制造商提供的多种多样的型号给变压器选择造成混乱。规定性能的供应商所采用的不同方法将问题复杂化；它们通常在选择和定义他们规定的参数方面都不相同。当选择一个驱动具体ADC的变压器时应该考虑的几个关键参数是插入损耗、回波损耗、

[模拟电子]

基于CPCI总线多DSP系统的高速主机接口设计

在现代通信、雷达和声纳系统中，随着实时处理要求的不断提高，对数字信号处理系统也提出了更高的要求。板载多片高性能的DSP芯片，配合大容量的SDRAM，可以很好地满足上述要求，并且已经成为了数字信号处理系统发展的趋势。采用CPCI总线集成系统，可以方便主机进行调试，控制和管理DSP系统。系统中的主机接口可以使主机通过CPCI总线访问板上的DSP和SDRAM芯片，这是多DSP系统设计的关键点之一。不同于以往简单地使用一个CPLD进行粘合逻辑设计，本文提出了一种基于双状态机＋Cache，预存预取的主机接口设计结构。在主机接口中设立了一个Cache，降低了CPCI总线与板上DSP和SDRAM芯片的耦合度，并且设计了两个

[嵌入式]

高速差分接口及共模滤波与保护的需求

当今电子产品的操作环境中，电磁干扰(EMI)及射频干扰(RFI)源头不计其数，很大的原因就是RF技术的使用愈来愈多。这些类型的干扰导致采用差分接口的应用需要共模滤波。虽然业界寄望于采用差分信令将EMI/RFI的影响降至最低，但并不能完全消除这些影响。差分信号可能会遭受外部噪声的干扰，令接收器无法识别。此外，在噪声已经耦合至电子产品中的电子电路的情形下，未集成差分信令的其它电路可能受到影响并带来更多问题。　　高速通用串行总线(USB) 2.0是最普及的差分数据接口之一，因此本文旨在论证在高速USB 2.0应用中采用共模滤波器来抑制RMI/RFI噪声的必要性及优势，并将探讨如何保护接口免受静电放电(ESD)影响。常见的

[嵌入式]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■有奖直播报名中！抢占工业4.1先机文晔科技日等你来！

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！

Vishay线上图书馆

白皮书技术文章视频热门推荐