协处理器作为独立加速器提升用户体验

最新更新时间:2014-01-17来源: 电源网关键字:协处理器  独立加速器 手机看文章 扫描二维码
随时随地手机看文章

当今的消费者对技术的要求日益提升,这一点在用于与设备进行互动的界面技术上体现得尤为明显。人们对包括手机、车载电子、家用网络和办公环境下的设备要求越来越高,要求它们能够融入更易操作的、更直观的用户界面,以更贴切反映人与人之间的互动关系。

在每一个新的产品周期中,设计人员都倍感压力,要设计出操作更加精确、用户界面更加直观的产品。近年来,继触屏技术逐渐普及到包括电话、平板电脑、显示器、销售点解决方案、ATM和查询机等设备之后,语音识别技术正在快速成为驱动产品创新与运用的下一代用户界面技术。语音识别,甚至是手势与影像识别,成为各种工作与个人设备的标准配备只是个时间问题。由于语音识别技术在某种程度上受制于嵌入式应用的发展,因此其至今仍然处于发展的初期。然而,语音识别交互界面技术将最终被广泛采用,这是技术发展的大势所趋。

正如大多数设计人员所熟知的那样,用户界面越直观,其所需的技术平台与设计就越复杂。用户界面技术将消耗更多的计算能力与闪存,才能在达到高性能的处理能力的同时,保持最佳用户体验。一种解决方案是采用专门的硬件,即具有下一代闪存能力、集成了逻辑与灵活软件算法的专用协处理器。这些协处理器能够作为独立的硬件加速器分担主应用处理器的负担,从而获得市场上最高水平的用户体验。

人机交互界面的演进

自从电脑鼠标问世以来,HMI(人机交互)技术取得了长足进步。用户界面的创新从历史上看可归功于新器件的成功运用。打造具有吸引力的用户界面极具挑战性,需要相当复杂的系统来创造功能性强、易于访问、逻辑清晰与令人愉悦的用户体验。这种复杂系统对高可靠性、高性能硬件提在处理能力和闪存带宽方面要求较高。由于终端产品的核心功能创新已接近成熟,消费者们正日益将产品的工业设计与用户界面作为标准来做出购买决定。生产商也注意到了这一变化,而闪存生产商与设计人员也在市场的压力下,加快创新以回应市场的要求。语音识别正是下一波人机交互技术创新的焦点之所在。语音识别如何处理工作

在先进的HMI技术正日益成为许多消费电子产品事实上标准的同时,高性能处理能力对嵌入式系统而言正变得的更为关键。总体而言,语音识别功能可被细分为三个处理阶段:

第一个阶段是声音处理阶段,这通常会占用不到5%的处理能力,即系统将捕获的声音信号从模拟信息转化为数字信息。这同时也是过滤、抑制噪声和回声消除的阶段,将话筒声音与错误捕获的杂音区分开来。经过处理后的信号以数字声音流的形式输出,每一段声音都如同指纹一样是独一无二的。第二个阶段为匹配阶段,即系统将这些声音信号与“语音库”,即声学模型进行匹配。这种匹配阶段被称作声学打分,会占用系统处理带宽的50%到70%。第二阶段产生的声学得分将作为输入信息进入第三个阶段,即系统通过搜索语言与词典模型,将这些声学信号转译为文字信息。这一阶段会占用30%到50%的处理能力。

一般说来,整个处理过程由一个CPU负责,而这个处理器也同时需要负责处理若干其他的任务。由于语音识别非常占用计算能力与闪存空间,因此在一个嵌入式解决方案共享资源会导致无法接受的延迟,或者限制了带宽处理日益增加的软件模型的能力。为了取得更高的精确性,软件模型的大小正在日益膨胀。

为何为HMI处理过程配备专门的硬件?

由于HMI(如语音识别)处理过程中繁重的存储与运算带宽限制,这种多任务共享一个CPU资源的方式常常以牺牲某些终端用户体验为代价。

例如,在语音识别中,在共享资源的嵌入式系统条件下,设计人员必须在速度与精确性之间进行取舍。更大的声学模型能实现更高的精确性,不过却要有更大的处理能力才能避免无法接受的延迟响应速度。另外,由于用户提升了他们对语音处理界面的期望,例如希望界面能够区分性别、噪音、对话、口音以及多语言等,这种功能丰富的语音模块的大小则会呈指数级别与日俱增,而可靠性高、可快速访问的内存对这种日益提升的性能而言将变得更加重要。 不幸的是,如今资源共享、资源限制型的硬件平台并不能为目前最大型的声学模型提供可接受的处理能力。因此,业内目前只能退而求其次,开发出压缩版的声学模型,仅能在最低程度可接受的响应时间内提供最低程度可接受的精确性。

为了克服这个缺点,业界最近已经开发出了一套解决方案:一款能够提升处理能力,加速某些语音识别处理阶段的专用硬件协处理器。这类解决方案的第一个代表就是Spansion语音协处理器。Spansion语音协处理器负责语音识别的声学评分阶段,从而分担了CPU的负荷,最多能减少50%的响应延迟。此外,Spansion语音协处理器能够为当今最大的声学模型提供足够大的处理能力,最大能达到目前我们常见声学模型的10倍。

这几类专用的用户界面协处理器运用先进的闪存技术,实现一系列应用的瞬间响应、高可靠性与高性能。

先进的HMI看起来将会是什么样子的?

然而,近年来闪存技术的发展,正不断地推动着整个行业向着更新颖、更富创造性的发展高度。专用的硬件与先进的闪存和逻辑器件结合,能为功能更丰富、更强大的软件模型的运行提供基础,逐步引领我们更加接近未来更尖端的HMI技术。随着闪存创新步伐的不断向前推进,我们也将更有能力设计出功能更丰富、更贴近自然的界面,最终改善用户体验。

消费者对最佳用户体验的追求,不断地鞭策着我们开创新的架构。因此,正是用户不断推动着闪存技术的不断创新并向前高速发展。如今,下一个技术发展的前沿与挑战是提供更加丰富的用户体验,在先进的闪存技术与专用硬件的助力下获得更强大的语音识别能力。

关键字:协处理器  独立加速器 编辑:探路者 引用地址:协处理器作为独立加速器提升用户体验

上一篇:STM32单片机小Tips 玩转IAR开发STM32
下一篇:单片机解密之MSP430与AVR选型方案探析

推荐阅读最新更新时间:2023-10-12 22:34

arm的协处理器有几个?ARM协处理器详解
  ARM概述   ARM处理器是英国Acorn有限公司设计的低功耗成本的第一款RISC微处理器。全称为Advanced RISC Machine。ARM处理器本身是32位设计,但也配备16位指令集,一般来讲比等价32位代码节省达35%,却能保留32位系统的所有优势。   ARM的Jazelle技术使Java加速得到比基于软件的Java虚拟机(JVM)高得多的性能,和同等的非Java加速核相比功耗降低80%。CPU功能上增加DSP指令集提供增强的16位和32位算术运算能力,提高了性能和灵活性。ARM还提供两个前沿特性来辅助带深嵌入处理器的高集成SoC器件的调试,它们是嵌入式ICE-RT逻辑和嵌入式跟踪宏核(ETMS)系列。
[单片机]
arm的<font color='red'>协处理器</font>有几个?ARM<font color='red'>协处理器</font>详解
北京思比科:引爆低端手机功能革命
作为一个CP(协处理器)厂商,随时都有被主芯片集成的可能。不过,如果能抓住一个机会,也在能在狭缝中求生存。北京思比科目前就抓住了一个很好的机会,月出货量达到1kk,获得了不错的业绩。 北京思比科副总裁赵文霖:目前已有超过200多家设计公司采用我们的方案,目前月出货量超过1KK。 在此次IIC展上,他们打出“引爆低端手机功能革命”的口号。他们推出一款专门针对低成本手机平台如MTK6223D、NXP4009和ULC3的非常便宜的协处理器SP5368(约0.6美元),支持30万像素CMOS图像传感器和模拟电视信号输入,这样,当MT6223D+SP5368后,功能超过MTK6225平台,但价格更
[手机便携]
北京思比科:引爆低端手机功能革命
详解苹果28纳米A7芯片,M7协处理器和各种内部芯片
    今天Chipworks和iFixit公布了A7和M7芯片的内部构造以及iPhone 5s其他组件,这让我们能对iPhone 5s的内部有更好的理解。Chipworks通过使用“离子束刻蚀机”将芯片最外层去除掉,随后使用透射型电子显微镜对这些芯片进行了分析。结果发现,苹果A7处理器使用三星28纳米Hi K金属栅栏工艺。  苹果在本月早些时候的媒体发布会上推出了两款全新iPhone,苹果在发布会上提到iPhone 5s搭载的全新A7芯片包含10亿晶体管,而更小的M7运动协处理器则能测量来自加速感应器、陀螺仪和指南针的运动数据,这样使得健身、导航等功能更省电。 Chipworks通过使用“离子束刻蚀机”将芯片最外层去除掉,
[手机便携]
PGI将OpenACC技术扩展至英特尔Xeon Phi协处理器
中国,2012年11月21日 —— 意法半导体全资子公司、全球领先的高性能计算(HPC)编译器供应商Portland Group®宣布一项产品开发计划:将其具有OpenACC功能的PGI Accelerator™编译器技术延伸至基于英特尔集成众核(MIC)架构的Intel® Xeon Phi™协处理器。目前科学家和工程师采用PGI Accelerator Fortran和C语言编译器,以充分发挥英伟达具有CUDA功能的GPU的巨大吞吐量优势。不久后,使用PGI Accelerator编译器的软件开发人员,继续使用现有的代码库,只需略加修改构建脚本,即可为Intel Xeon Phi 协处理器编程。 Portland Gro
[嵌入式]
ARM的NEON协处理器是什么
何谓多媒体扩展指令集?由于原理复杂坚涩,小编就简单的打个比方:厂商们分析平时处理器干哪些事情最慢、又最经常用到,然后把这些最消耗时间的事情固化成电路,做成一个额外的部分,和处理器集成到一起。使用的时候,只通过一条指令,就能够访问和计算多组数据,把最消耗时间的事情尽快做完。在计算机词汇里,这种指令集叫做SIMD(Single Instruction Multiple Data,单指令多数据)指令集。 大多数多媒体播放任务,使用SIMD技术都会带来更快的速度。 回到手机上,在ARM的世界里,由于日益增长的多媒体计需求,也出现了属于ARM自己的多媒体扩展指令集,它的名字叫做NEON。它可以帮助处理器加速任何格式视频的编解码,帮助显
[单片机]
利用FPGA协处理器优化汽车信息娱乐和信息通信系统
集成了数据通信、本地服务和视频娱乐功能的高端汽车信息娱乐系统需要高性能的可编程处理技术支持,将FPGA协处理器整合进主流汽车信息通讯系统架构是最理想的解决方案。本文提出了汽车娱乐系统的要求,讨论了主流系统架构,并介绍如何将FPGA协处理器整合进硬件和软件架构以满足高性能处理要求、灵活性要求及降低成本的目标。 娱乐电子正成为豪华汽车之间差异化的主要方面,因而推动了其性能和功能的快速发展。如何折衷考虑性能、成本和灵活性要求是设计工程师面临的挑战。高端应用包括卫星收音机、后座娱乐、导航、各种类型的音频回放、语音合成和识别,以及其它新的应用。 汽车娱乐系统用的核心技术与传统的汽车应用有本质的区别。与汽车电子的其它领
[嵌入式]
利用FPGA<font color='red'>协处理器</font>优化汽车信息娱乐和信息通信系统
ARM协处理器及指令
ARM 微处理器可支持多达 16 个协处理器,用于各种协处理操作,在程序执行的过程中,每个协处理器只执行针对自身的协处理指令,忽略 ARM 处理器和其他协处理器的指令。ARM 的协处理器指令主要用于 ARM 处理器初始化 ARM 协处理器的数据处理操作,以及在ARM 处理器的寄存器和协处理器的寄存器之间传送数据,和在 ARM 协处理器的寄存器和存储器之间传送数据。 ARM 协处理器指令包括以下 5 条: CDP 协处理器数操作指令 LDC 协处理器数据加载指令 STC 协处理器数据存储指令 MCR ARM 处理器寄存器到协处理器寄存器的数据传送指令 MRC 协处理器寄存器到ARM 处理器寄存器的数据传送指令 1、CDP 指令
[单片机]
ARM体系架构—ARMv7-A协处理器
一、ARMv7-A协处理器 ARM体系架构支持协处理器,用于扩展ARM处理器功能。协处理器指令用于访问协处理器。协处理器支持16个协处理器,编号0-15,使用CP0-CP15(Coprocessor)描述。 CP0-CP15协处理器的基本功能如下: CP15:提供系统控制功能。包括架构和特性ID,以及控制,状态信息和配置支持。 CP14:提供硬件Debug功能。 CP10,CP11:共同支持浮点运算和向量操作。控制和配置浮点和高级SIMD扩展架构。 CP8,9,12,13:为ARM架构保留协处理器。 CP0-7:由厂家定义协处理功能。 二、CP15协处理器 CP15协处理器称之为系统控制协处理器,被用于控制和配置ARM处理器系
[单片机]
ARM体系架构—ARMv7-A<font color='red'>协处理器</font>
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved