用FPGA和完整的IP解决方案优化汽车电气架构设计

最新更新时间:2014-04-07来源: 中国测控网关键字:FPGA  汽车电气架构设计 手机看文章 扫描二维码
随时随地手机看文章
过去十年来,车载网络架构变得越来越复杂。虽然车载网络协议的数量有所减少,但实际部署的网络数量却有显着增加。这就提出了网络架构的可缩放性问题,并且要求为满足各种应用和网络的实际需要而优化半导体器件。

  FPGA曾一度被认为是仅用于开发的解决方案,但如今其价位下降非常迅速,使得许多问题迎刃而解,甚至能以低于传统ASIC或ASSP解决方案的总体系统成本投产。现在,面向汽车市场的各大FPGA供应商均已通过ISO-TS16949认证,使得可编程逻辑器件逐渐成为汽车市场的主流技术。

  车载网络电气架构

  在过去十年间,很多专用的汽车制造商的网络协议已经让位于CAN、MOST和FlexRay等更为标准化的全球协议。因此,半导体供应商可以专心制造符合这些协议的器件,并使一级配件供应商竞争更加激烈并且纷纷降价,同时也促进了汽车OEM制造商之间的模块互通性。但是,今天的汽车电气架构中仍有许多问题困扰着汽车OEM制造商和一级配件供应商。

  工程师可以按几种不同方式划分和制定网络策略。高端汽车最多可有七条不同网络总线同时运行。例如,一辆汽车可以有一条LIN回路用于后视镜、一条 500Kbps的低速CAN回路用于座椅或车门控制等低端功能、一条1Mbps的高速CAN回路用于车身控制、另一条高速CAN回路用于驾驶员信息系统、一条10Mbps的FlexRay回路用来提供实时驾驶员辅助数据,以及一条25Mbps的MOST回路用于在导航或后座娱乐等多种信息娱乐系统内部或之间传输控制和媒体流。

  另一方面,低档汽车可以只有一条LIN或CAN回路,令所有其他模块几乎毫无交互操作地独立工作。不同OEM汽车制造商会以不同方式处理模块间通信和汽车网络拓扑结构,而且每种车载平台都不同,这使一级配件供应商难以开发既有正确接口又可重复使用的模块架构。容纳模块的最终架构的不确定性正是 FPGA的用武之地。

  ASIC、ASSP和微控制器具有固定的硬件架构,其资源往往不是缺乏就是过剩,毫无灵活性可言。FPGA的可编程性(以及可再编程性)便于增减片上通道(如CAN通道),而且允许重复使用IP.有了这种灵活性,即可将针对网络接口的数量和类型优化过的解决方案迅速制成模块。

  网络协议的半导体实现

  FPGA的长处不仅在于接口数量与类型方面的可缩放性。对ASSP、ASIC和微控制器来说,其外设宏指令是用硬件实现的,因此天生就缺少灵活性。而在FPGA环境中,网络接口IP本身可根据所用IP进行优化。

  例如,利用Xilinx LogiCORE CAN或FlexRay网络IP,用户可以灵活地设置发送和接收缓冲器的数量以及滤波器的数量。在传统硬件解决方案中,使用CAN控制器的工程师通常只有16、32和64个消息缓冲器这三种配置选择。根据系统功能的级别和FPGA外部的可用处理能力,Xilinx的可缩放MOST网络接口解决方案包括可配置成主操作或从操作的网络控制器IP以及异步采样速率转换器(ASRC)、数据路由器或者复制保护用加密引擎等大量IP.

  这种IP允许优化,既能装入低端解决方案中的较低密度器件,也能装入高端解决方案的较高密度器件,并且常常在模块的目标电路板上使用相同的封装外形。另外,对于各主要协议,业界已开发出可完善解决方案的中间件堆栈和驱动器。FPGA解决方案的这种可缩放性和通用性在传统汽车硬件解决方案中是根本不可能实现的。

  各大FPGA供应商都有软微处理器,这些软微处理器可以在控制功能的架构中高效实现,并且其运行速度可与某些硬件中嵌入的微处理器媲美。FPGA架构的另一大优势是能够通过使用乘法器或片上硬MAC中的并行DSP处理功能来卸载微处理器和分区上的处理任务,从而提高总体性能和吞吐量。

  可编程逻辑器件已取得长足进步

  可编程逻辑器件已取得长足进步,逐渐成为汽车市场的主流技术。各种可编程逻辑器件在可靠性方面难分伯仲,而FPGA技术则可以实现可缩放的灵活的集成,这在传统的ASIC、ASSP或微控制器架构中是不可能实现的。开发周期缩短,可编程逻辑器件供应商采用先进的工艺技术以及可编程器件必然带来的规模经济,这些均促使总体生产系统成本得以降低。

  随着车载网络的关键IP和解决方案日趋成熟以及FPGA架构的性能潜力逐渐提高,可编程逻辑器件将在攻克车载电气架构开发中固有的某些工程难题方面发挥重要作用。

关键字:FPGA  汽车电气架构设计 编辑:探路者 引用地址:用FPGA和完整的IP解决方案优化汽车电气架构设计

上一篇:八个基本要点帮你顺利搞定开关电源PCB排版
下一篇:直流电压的全波整流电路

推荐阅读最新更新时间:2023-10-12 22:38

DSP在卫星测控多波束系统中的应用
一、引言      卫星测控多波束系统主要针对卫星信号实施测控,它包括两个方面:信号波达方向(DOA)的估计和数字波束合成。波达方向的估计是对空间信号的方向分布进行超分辨估计,提取空间源信号的参数如方位角、仰角等。数字波束合成也称为空域滤波,主要是根据信号环境的变化自适应地改变各阵元的加权因子,在期望信号方向形成主波束,在干扰信号方向形成零陷,降低副瓣电平, 目的是在增强期望信号的同时最大程度的抑制无用的干扰和噪声,并提取有用的信号特征以及信号所包含的信息。用于测向和波束合成的算法很多,选择合适的算法来满足系统的需求是一个重要方面。另一方面,该系统对实时性有一定的要求,要求在限定时间内完成测向和波束合成权值的计算。      本
[嵌入式]
基于DSP和FPGA的水声定位系统主控机设计
近年来,海洋开发日益影响人们的生活和国家社会的发展。海洋油气开发、海底光缆工程、海底矿产资源探测等等都离不开水下声学定位的支持。目前广泛采用的水下目标定向系统是合作目标定向系统,合作目标定向系统可分为合作目标、声传感器阵列、信号处理和数据处理等部分。合作目标即是被测量的目标,但它能发射用于测量的合作信号。声传感器阵列在空间布设成一定的几何形状,对合作信号进行取样,获得目标的原始数据。信号处理部分把接收到的采样信号,转变成能反映目标声场特征的有用信号,形成观测数据。上述系统中信号处理和数据处理部分是定位系统的核心部分,本文提出一种水下合作目标定向系统的数字信号处理硬件平台解决方案以及基于该平台的声学定位算法的硬件实现方案,该平台采用
[嵌入式]
基于DSP和<font color='red'>FPGA</font>的水声定位系统主控机<font color='red'>设计</font>
虚拟FPGA逻辑验证分析仪的设计
虚拟FPGA逻辑验证分析仪的设计 随着FPGA技术的广泛使用,越来越需要一台能够测试验证FPGA芯片中所下载电路逻辑时序是否正确的仪器。目前,虽然Agilent、Tektronix 等大公司生产的高端逻辑分析仪能够实现FPGA电路的测试验证功能,但此类仪器价格高昂,一般要十万、数十万人民币。所以,研究开发价格适中且具有逻辑分析仪和FPGA电路的测试验证功能的仪器是非常有价值的。 本文所介绍的基于虚拟仪器技术的逻辑验证分析仪,采用FPGA技术来实现仪器硬件部分的主要设计,应用图形化编程语言LabVIEW来实现仪器的测试软件设计。文中阐述了虚拟FPGA逻辑验证分析仪的总体设计方案及其工作原理,并对仪器的两个主要工作环节的开发设
[测试测量]
虚拟<font color='red'>FPGA</font>逻辑验证分析仪的<font color='red'>设计</font>
FPGA+CPU可让数据中心的图像处理性能大幅提升
图片逐渐成为互联网主要的内容构成,相应的图片处理需求也在高速成长,移动应用与用户生产内容(UGC)正在驱动数据中心图像处理的业务负载快速增加。本文深维科技联合创始人兼CEO樊平详细剖析了图片加速的必要性、当前实际的图片解决方案与部署方式以及如何通过FPGA+CPU异构计算的方案维护用户体验与服务成本新平衡。 1.为什么需要图片加速? 目前,图片处理的需求正在快速成长,即源于用户生成内容,视频图片抓取等方式的图片缩略图生成,像素处理,图片转码、智能分析处理需求不断增加。众多应用迫切需要高性能,高性价比的图片处理解决方案。 在这种情况下,数据中心面临着一个核心的考验--即用户体验与服务成本之间的平衡。总地来
[嵌入式]
<font color='red'>FPGA</font>+CPU可让数据中心的图像处理性能大幅提升
基于PXA255设计的图像采集传输系统
0 引言 图像处理技术的快速发展,使得图像采集处理系统在提高农业生产自动化程度中的应用越来越广泛。目前的图像采集系统有的基于CCD摄像机、图像采集卡和计算机,有的基于CCD摄像机、解码器、FPGA和DSP,而有的基于CMOS图像传感器芯片、FPGA和DSP,它们在实时性,灵活性,可维护性方面各有优缺点。而在农业生产中,以基于CCD摄像机、图像采集卡和计算机的系统居多。本文结合实际系统中的前端图像处理和图像数据传输需要.充分利用ARM的灵活性和FPGA的并行性特点,设计了一种基于ARM+FPGA的图像快速采集传输系统。所选的ARM (Ad-vanced RISC Machines)体系结构是32位嵌入式RISC微处理器结构,该微
[单片机]
基于PXA255<font color='red'>设计</font>的图像采集传输系统
免费的I/O:改进FPGA时钟分配控制
同步数字系统中的时钟信号(如远程通信中使用的)为系统中的数据传送定义了时间基准。一个时钟分配网络由多个时钟信号组成,由一个点将所有信号分配给需要时钟信号的所有组件。因为时钟信号执行关键的系统功能,很显然应给予更多的关注,不仅在时钟的特性(即偏移和抖动)方面,还有那些组成时钟分配网络的组件。 FPGA开发团队不断面临过于繁琐、复杂的时钟网络的挑战。各种因素,包括不断增加的I/O需求、降低成本的要求和减少印刷电路板设计更改的需要,迫使设计人员重新审视时钟网络。本文将探讨FPGA时钟分配控制方面的挑战,协助开发团队改变他们的设计方法,并针对正在考虑如何通过缩小其时钟分配网络的规模来拥有更多的FPGA I/O,或提高时钟网络性能的设计者们
[嵌入式]
免费的I/O:改进<font color='red'>FPGA</font>时钟分配控制
S2C发布基于FPGA新的Prototype Ready ARM11和ARM9模块
利用GUC的ARM测试芯片提供一个简单的原型验证环境   S2C今日宣布为其全面的Prototype Ready配件家族新增ARM1176和ARM926 GUC测试芯片模块,用于搭建基于FPGA的原型并将基于FPGA的原型验证板接到用户的目标操作环境。这两款新的ARM测试芯片模块可用于所有S2C SoC/ASIC原型验证硬件包括Virtex-7 TAI Logic Modules, Stratix-4 TAI Logic Modules, Stratix-4 TAI Verification modules, Virtex-6 TAI Logic Modules以及Virtex-6 TAI Verification M
[半导体设计/制造]
S2C发布基于<font color='red'>FPGA</font>新的Prototype Ready ARM11和ARM9模块
一种基于SoPC的FPGA在线测试方法
    摘要:针对Altera公司现有FPGA在线测试方法无法适应大批量测试/激励数据自动传输的情况,论文提出了一种基于SoPC的FPGA在线测试方法,该方法采用Nios II控制数据传输过程、DMA协助数据传输、FIFO作为数据暂存,采用自定义外设完成了DMA模块与FIFO的接口设计,从而DMA可以直接操作FIFO,测试结果表明该方法是一种可行且高效的FPGA在线测试方法。创新性在于充分利用JTAG接口完成FPGA的在线测试,同时测试数据能够写入PC中的文件/激励数据从文件读出。 关键词:在线测试:SoPC;DMA;Host-Base File System     可编程逻辑器件供应商Altera公司针对FPGA的开发
[嵌入式]
小广播
最新电源管理文章
换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved