FPGA+CPU可让数据中心的图像处理性能大幅提升

发布者:EEWorld资讯最新更新时间:2020-03-02 来源: EEWORLD关键字:FPGA 手机看文章 扫描二维码
随时随地手机看文章

图片逐渐成为互联网主要的内容构成,相应的图片处理需求也在高速成长,移动应用与用户生产内容(UGC)正在驱动数据中心图像处理的业务负载快速增加。本文深维科技联合创始人兼CEO樊平详细剖析了图片加速的必要性、当前实际的图片解决方案与部署方式以及如何通过FPGA+CPU异构计算的方案维护用户体验与服务成本新平衡。

 

  1. 1.为什么需要图片加速?

 

 

目前,图片处理的需求正在快速成长,即源于用户生成内容,视频图片抓取等方式的图片缩略图生成,像素处理,图片转码、智能分析处理需求不断增加。众多应用迫切需要高性能,高性价比的图片处理解决方案。

 

 

在这种情况下,数据中心面临着一个核心的考验--即用户体验与服务成本之间的平衡。总地来说,目前存在的纯CPU处理方案,TCO(服务器、电费、带宽、场地人员 成本)相对高昂,用户体验也相对较差。

 

2 . 解决方案

 

2.1. ThunderImage JPEG2JPEG缩略图方案

 

鉴于此,深维科技推出了基于FPGA+CPU异构计算的解决方案-JPEG2JPEG,通过高性能FPGA分担CPU处理任务,其所带来的优势是20倍吞吐性能提升,20倍延迟的降低,5倍实际成本的节省以及10倍的能效比提升。

 

 

JPEG2JPEG缩略图方案是将用户上传的图片进行高质量的缩放,即可满足绝大多数应用场合需求,例如,微信接收的一般都是缩小后的图片。缩略图是一项大量的、高并发的需求,针对4K图像输入,输出缩放至1024x768、640x480的场景。目前,JPEG2JPEG缩略图方案可以实现吞吐量550张、延迟约58ms的高性能效果。

 

2.2 . ThunderImage JPEG2WebP转码方案

 

 

WebP的需求主要来自于对带宽成本的节省。WebP相较于JPEG,在同等图像质量情况下,压缩率可以提升25%~34%,相应的对带宽成本的节省更加明显,并且因为传输数据量的减少,延迟也会随之降低,进而带来用户体验的提升。但与此同时,WebP也存在一项问题,其计算复杂度是JPEG的10倍,对服务器的性能要求也更高,进而造成部署成本的提升。

 

 

深维科技的ThunderImage JPEG2WebP转码方案,通过FPGA加速带来10倍左右的性能提升,进而降低WebP的复杂度及服务器成本。ThunderImage JPEG2WebP转码方案支持Baseline、Main、Ultra几种类型,实现了对WebP M4以及M6模式的支持,并且支持了M4的比特级一致(与CPU参考软件输出结果每比特一致)。


关键字:FPGA 引用地址:FPGA+CPU可让数据中心的图像处理性能大幅提升

上一篇:Xilinx一体化 SmartNIC 平台为云数据中心运营商带来一站式服务
下一篇:如何在数据中心部署深维FPGA+CPU图像处理解决方案

推荐阅读最新更新时间:2024-11-16 21:10

基于DSP的车载GPS/DR组合导航系统硬件设计
摘要 针对低成本组合导航技术发展的需要,结合主要传感器特点,本文介绍了以浮点DSP TMS320VC33为组合导航算法实现的核心处理器,利用TL16C554进行通信口扩展的GPS/DR组合导航系统的设计方案,给出了系统硬件的设计方法。所设计的系统具有体积小、成本低、实时性好、可靠性高、扩展性好等特点,具有广泛的应用价值。 1 引言 目前,差分GPS水平定位精度已经达到3~5m,完全满足车辆定位精度的要求。但是,由于在城市高建筑群中或穿过立交桥时,常常会出现GPS信号遮挡问题,导致GPS不能正常定位。航位推算(DR)是常用的车辆定位技术,但方向传感器随时间积累误差较大,不能单独、长时间地使用。 采用组合导航系统能够
[汽车电子]
基于DSP的车载GPS/DR组合导航系统硬件设计
啃下硬骨头实现市场突破,安路科技怎样用FPGA突围工业4.0
8月27日,在2020世界半导体论坛上,安路科技获评2019年度中国IC独角兽。 这是安路科技蝉联FPGA 独角兽荣誉的第二年。 伴随新一代信息技术的发展,全球进入空前的创新密集和产业变革时代。基于此,以物联网和智能制造为主导的工业4.0悄然来袭。 变革带来更多的想象空间与市场机遇,打开局面的“最先一公里“尤为重要。面对工业4.0如何破局、如何抢占先机,如何在国外巨头的垄断下”涉险滩“?安路科技选择的利器为FPGA。 在本次世界半导体大会的IC独角兽分论坛上,安路科技联合创始人陈利光博士发表了题为《FPGA在工业4.0中应用与挑战》的演讲。 工业4.0时代对FPGA催生出哪些新的需求,陈利光从工业革命的角度阐述了这个问题。
[手机便携]
在植入8051微处理器的FPGA芯片中实现接触网故障信号分析仪的设计
引言 随着芯片规模的越来越大、资源的越来越丰富, 芯片的设计复杂度也大大增加。事实上, 在芯片设计完成后, 有时还需要根据情况改变一些控制, 这在使用过程中会经常遇到。这时候如果再对芯片设计进行改变将是很不可取的, 因为需要设计人员参与这种改变, 这无论是对设计者还是用户都是不能接受的。于是就有必要让这种可以改变的简单控制在芯片设计时就存在, 而且同时还应该使这种改变相对容易, 比较通用, 并且与芯片的其它设计部分尽量不相关。为了满足上述的要求, 在FPGA中嵌入一个IP核是比较理想的选择, 而这个即通用又控制简单的IP核最好选择8051微处理器。 在FPGA中植入8051后, 还可在上面实现简单的TCP/IP协议, 以支持远
[单片机]
在植入8051微处理器的<font color='red'>FPGA</font>芯片中实现接触网故障信号分析仪的设计
FPGA云IP有什么优势?有什么不足?
FPGA 云服务,作为云计算产品中一种新型的行业解决方案,具有性能优越、开发便捷、计费灵活等红利,加之其具有低延迟,高吞吐等能力,在基因、人工智能、金融等计算密集型领域得到广泛使用。2017年1月, 腾讯云 推出国内首款高性能异构计算基础设施,并致力于FPGA整个云服务生态圈的建设。现阶段腾讯云FPGA云已经形成“云+行业”的发展思路,并已经在教育、基因等行业率先铺开。   传统FPGA开发,每家公司都有自己的一套硬件接口规范、软件驱动和上层接口,除此之外设计往往很难跨平台和器件直接使用,对于每次移植均需面临时间长和难度大等风险。统一标准将是对FPGA产业的一次划时代的整合和革新。   而在整个FPGA云“生态系统”里面,IP如同
[嵌入式]
FPGA在医疗4D成像上的应用
医学成像是医生在检测和诊断患者疾病或异常中拥有的最有价值的工具之一。从提供快速2D图像的超声波到提供人体高精度3D图像的计算机断层扫描(CT)和磁共振成像(MRI),2D和3D成像在使医疗专业人员提供更好的临床结果方面都发挥着重要作用。然而,4D成像的出现将医学成像带入了运动图像的下一个前沿领域。例如,在MRI呼吸分析周期中使用了4D成像。医学成像方面的此类进步令人兴奋,但并非没有挑战。4D MRI成像需要大量的预处理和后处理才能重建图像。 MRI扫描包括两个元素:在采集数据期间进行的扫描,然后进行重建。在扫描期间,沿预定轨迹捕获数据样本。这些样本本质上是空间的,并且在所谓的k空间域中。在重建阶段将获取的样本转换为可理解的图像
[医疗电子]
Intersil推出针对应用处理器、GPU等的最小尺寸和最高效率PMIC
高度集成的ISL91211为智能手机、IoT设备以及其他在空间和功率上受限的系统提供91%的效率,并缩小解决方案尺寸达40% 全球领先的半导体解决方案供应商瑞萨电子株式会社(TSE: 6723)子公司Intersil今天宣布,推出一款用于应用处理器、GPU、FPGA和高性能系统电源的高度集成且可编程电源管理IC(PMIC)-- ISL91211,在1.1V输出电压下效率可达91%。该新型PMIC的低RDS(on) MOSFET和可编程PWM频率有助于工程师使用更少的外部元件,实现比竞争解决方案小40%的50mm2电源。ISL91211三、四输出PMIC是采用单芯锂离子电池或2.5V – 5.5V电源供电的智能手机、平板电脑、
[电源管理]
Intersil推出针对应用处理器、GPU等的最小尺寸和最高效率PMIC
MAX5881直接RF合成DAC与FPGA的接口
摘要:本应用笔记讨论了4.3Gsps下行电缆直接RF合成DAC MAX5881与现场可编程门阵列( FPGA )的 接口 技术。讨论的重点是MAX5881高速数字输入与Xilinx® Virtex™-5 FPGA 的 接口 时序。这里讨论的技术同样适用于其它多种FPGA和定制ASIC。 介绍 由于MAX5881 4.3Gsps下行电缆直接RF合成DAC具有宽带特性,相比窄带DAC,它的数据接口需要更高的工作频率。通常,设计宽带数据接口时,需要注意确保其工作可靠、无误。 接口架构 FPGA功能可以有多种不同组合,有几种接口架构可供选择,其中之一如图1所示。这种架构可以支持较宽的工作频率范围,并且对处理过程、电压和温度(PVT
[模拟电子]
MAX5881直接RF合成DAC与<font color='red'>FPGA</font>的接口
在高密度IC设计中对 ASIC与 FPGA抉择
在过去10年间,全世界的设计人员都讨论过使用ASIC或者FPGA来实现数字电子设计的好处。通常这些讨论将完全定制IC的性能优势和低功耗与FPGA的灵活性和低NRE成本进行比较。设计队伍应当在ASIC设计中先期进行NRE投资,以最大限度地提高性能、降低尺寸以及降低大批量制造时的成本?或者设计队伍应该为市场设计只有FPGA能够提供的具有高度可配置功能、能够快速完成任务的最终产品? 事实上,由于高密度IC设计面临的日益严重的挑战,上面的观点并不重要。随着ASIC设计人员进入每一个新的工艺过程,设计变得越来越复杂,软件的内容增加了,验证所需的时间越来越长了。最近的研究表明,超过60%的ASIC项目失败的原因不是时序或者功率的问题,而是逻
[焦点新闻]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved