使用低成本FPGA巧妙地扩展微处理器的连接

最新更新时间:2014-07-12来源: 21IC关键字:FPGA  微处理器 手机看文章 扫描二维码
随时随地手机看文章

微处理器连接的挑战

在现代电子系统设计中,微处理器是不可缺少的一个部件。然而,随着系统变得越来越复杂,拥有更广泛的功能和用户接口时,使用中档微处理器的系统架构在连接一个或多个微处理器时面临着三个关键的挑战:

•运行超过150个通用I/O(GPIO);

•在100至150个GPIO范围内

寻找符合成本效益的解决方案;

•匹配系统所需要的I/O外设。

采用FPGA(现场可编程门阵列)可以很容易地应对这些挑战,在过去10年里,FPGA的成本和功耗已经大幅下降,使它们非常适合于各种大批量、低成本的应用,包括移动电子产品。

微处理器连接的回顾

对中档微处理器的回顾揭示了三种常见的连接特性。首先,大多数系列GPIO的数量被限制在100和150之间;其次,每个GPIO的价格曲线不是线性的,通常在100个GPIO左右时,每个GPIO的成本迅速增加;第三,虽然大多数微处理器提供一些连接外设,如UART、SPI和I2C,但外设的数量和可用的组合是有限的。

图1展示了源于美国分销商的信息,针对两个通用的中档微处理器,一种基于ARM M3内核,另一种ARM M4内核,图中说明了GPIO选择的典型范围和与之相关的小批量的定价。这两个系列都显示出在100个GPIO附近的价格拐点,以及总的GPIO所受的限制。

FPGA技术的回顾

在过去的20年中,FPGA技术提供了一种能够快速实现连接扩展的方法,但这些器件的成本和功耗限制了这种方法的应用。尽管如此,FPGA的功耗和成本的降低充分地证明了摩尔定律。在1995年,相当于现在的256个查找表(LUT)FPGA的成本超过50美元。而现在有此功能的最新器件的成本仅为0.50美元。功耗的改进同样可观。对于示例的器件,在1995年典型的静态功耗为0.5W,如今已降至的50μW。这些趋势如图2所示。

 

 

图1 中档微处理器I/O的选择

 

 

图2 FPGA成本相对于功耗的趋势

 

 

图3 低成本FPGA的I/O特性

低成本FPGA提供了众多的I/O数。例如,莱迪思超低密度MachXO2提供了从22到超过250个I/O的数量。如图3所示,对应I/O范围的价格是相当线性的,根据一家美国分销商的信息,图中示出了小批量的价格。

除了逻辑和I/O之外,MachXO2提供了一些可以帮助建立功能的模块,以便扩展微处理器的连接。这些包括嵌入式RAM块(EBR)、锁相环(PLL)和提供固化模块的嵌入式功能块(EBR),诸如SPI、2×I2C,以及定时计数器和用户闪存。

接口的实现方法

微处理器连接的主要方式是UART以及SPI和I2C总线。绝大多数的中档微控制器提供了数量有限的这些大量使用的接口。图4指出了前一节中重点所述器件所提供的这些接口的数量。

当一个设计所需的接口数量比微处理器所能提供的更多时,设计师可以采取两种常用的方法:

•微处理器控制GPIO(称为位拆裂)

•在FPGA中用硬件实现

位拆裂方法有三个明显的缺点:首先,接口操作的速度可能被限制到低MHz范围,微处理器无法快速地控制I/O引脚的状态;其次,由于额外的工作量和微处理器可以保持在低功耗睡眠模式的时间的减少,微处理器的功耗增加了;第三,由于微处理器本质上是有限的时序精度,除了采用非常低的速度,实现异步UART型接口变得不可能。

一片综合的FPGA实现这些接口可能用大约250个LUT,用优化版本实现约100个LUT。根据所用FPGA的功能,在适当的组合下可以轻松实现数10个额外的接口。由于FPGA的硬件性质,执行速度高达几十MHz是很容易实现的。FPGA中还可以实现缓冲和智能中断,可以允许微处理器有更多的时间处于睡眠模式下,以便降低整个系统的功耗。

巧妙实施连接扩展的实例

通过对微处理器和FPGA进行巧妙地配置连接,设计师可以在他们的系统中实现所需的连接,同时降低整体成本。图5中使用之前所述的价格数据对采用这种策略的成本进行了调查。可以看到通过最大化地利用FPGA,连接扩展成本可以减少24%至34%。

低成本、低功耗FPGA让您可以重新考虑系统的划分

在过去的15年中,FPGA的成本和功耗下降了2个数量级。这些改进特性使设计师能够重新思考如何实现微处理器的连接。通过对FPGA和微控制器之间的巧妙配置,现在设计师可以降低成本和功耗,同时提高性能和灵活性。

 

 

图4 微处理器可用的接口

 

 

图5 巧妙实施系统配置的实例

关键字:FPGA  微处理器 编辑:探路者 引用地址:使用低成本FPGA巧妙地扩展微处理器的连接

上一篇:基于MAX31865的温度检测器解决方案
下一篇:基于MC32P21单片机的移动电源设计

推荐阅读最新更新时间:2023-10-12 22:42

Synopsys全新基于FPGA的原型验证解决方案将系统性能提升高达3倍
亮点: • 借助增强型HapsTrak 3 I/O连接器技术以及高速时域多路复用技术,使系统性能提升高达3倍 • 模块化系统架构可覆盖从1200万到1.44亿个专用集成电路门,以适用于从单个IP单元到处理器子系统再到完整SoC的各种规模的设计 • Synopsys Certify®软件中的新功能与HAPS灵活的互连架构相结合,将多FPGA分区的产能加速高达10倍 • 增强的UMR总线(Universal Multi-Resource Bus)带宽高达400MB/s,有助于提升纠错的能力,并与Synopsys的Virtualizer工具一起,提升混合原型验证的性能。 • 经过预先验证的Synopsys DesignWare® IP与
[嵌入式]
赛灵思KC705和VC707评估套件功能演示及参考设计视频
赛灵思KC705和VC707评估套件功能演示及参考设计视频 关于KC705详细的开发套件的资料 http://www.xilinx.com/products/boards-and-kits/EK-K7-KC705-G.htm http://www.xilinx.com/support/documentation/kc705_13-4.htm 关于VC707开发套件 http://www.xilinx.com/products/boards-and-kits/EK-V7-VC707-G.htm
[嵌入式]
FPGA在多进制正交扩频通信系统中的应用
    摘 要: 讨论了高速无线分组网络中多进制正交扩频通信系统的设计和实现,其中在系统核心部分的扩频编码调制和解调等很多功能都由FPGA来完成,并对此进行了详细的介绍。     关键词: FPGA 扩频通信 多进制正交扩频 QPSK调制        门阵列逻辑电路在数字系统设计中得到广泛的应用,因此从GAL、EPLD直至目前的FPGA(现场可编程门阵列),容量和功能以及可靠性都得到很大的发展。目前的FPGA结构采用总线方式,布局布线方便灵活,Altera公司的FLEX10K系列FPGA掩埋带有入出寄存器的RAM块,更加方便地应用于CPU系统。随着器件的发展,开发环境进一步得到优化。Altera公
[网络通信]
JESD204B接口适合所有的应用吗?
  如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。   我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同 FPGA 协作。他们特别感兴趣的是 JESD204B 接口将如何简化设计流程。   与LVDS 及CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显着的优势,包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了,它具备如下系统级优势:   ● 更小的封装尺寸与更低的封装成本:JESD204B 不仅采用 8b10b 编码技术串行打包数据,而且还有助于支持高达 12.5Gbps 的数据速率。这可显着减少数
[嵌入式]
赛灵思基于FPGA平台的PFM电机控制方案有何优势?
    据了解,目前大多数工业电机控制采用的是基于MCU或DSP平台的PWM算法,而这一类方案都会带来不可避免的EMI问题,此外还经常会有能效不高和时延较长等问题的出现。PFM在理论上是一种比PWM更好的电机控制算法,因为它可以实现更高的能效和更低的EMI。 Xilinx欧洲电机控制专家会同第三方合作伙伴率先在业内实现基于PFM算法的电机控制方案。电机设备供应商采用PFM电机控制方案,就可以节省很多EMI消除措施带来的额外成本。虽说基于MCU和DSP平台的电机控制解决方案有着低成本的优势,但基于 FPGA平台 的电机控制方案可将电机控制的时延做得更小和更精准,从而将电机的能效做得更高,使电机设备的附加值或差异化优势就更
[嵌入式]
一种基于FPGA的驱动接口电路的设计
引言   在自动控制的很多应用场合, 都需要实时对信号进行采样分析, 然后由DSP来进行运算控制。AD芯片是采样中最常用的芯片, 本文主要对ADI 公司的AD7862芯片进行介绍, 同时为它设计了驱动接口电路。由于AD7862不能自动工作, 需要给它提供相关的驱动信号才能触发它进行转换,本文用 FPGA 芯片给它做一个接口驱动电路, 并详细的介绍了驱动电路程序的设计, 设计的电路为AD7862提供了非常好的驱动作用, 并在实际运用中能使其稳定的工作。   1、AD7862芯片简介   AD7862是美国AD I公司出品的12 bit高速, 低功耗转换器, 单电源5伏供电。共有4 个模拟输入端, 被分为
[嵌入式]
一种基于<font color='red'>FPGA</font>的驱动接口电路的设计
TMS320C61416控制FPGA数据加载设计(一)
目前实现加载的方法通常有两种:一种是用专用Cable通过JTAG口进行数据加载,另一种是外挂与该FPGA厂商配套的PROM芯片。前者需要在PC机上运行专用的加载软件,直接下载到FPGA片内,所以掉电数据仍然会丢失,只适用于FPGA调试阶段而不能应用于工业现场的数据加载。后者虽然可以解决数据丢失问题,但这种专用芯片成本较高,供货周期也较长(一般大于2个月),使FPGA产品的开发时间受到很大约束。根据FPGA芯片加载时序分析,本文提出了采用通过市面上常见的Flash ROM芯片替代专用PROM的方式,通过DSP的外部高速总线进行FPGA加载;既节约了系统成本,也能达到FPGA上电迅速加载的目的;特别适用于在FPGA调试后期,待固化程序
[模拟电子]
TMS320C61416控制<font color='red'>FPGA</font>数据加载设计(一)
HDTV接收机吕Viterbi译码器的FPGA实现
    摘要: 在对Viterbi译码算法性能进行Matlab软件仿真的基础上,结合数字HDTV地面广播COFDM传输系统中FEC模块内码解码的具体要求,采用FPGA技术实现了Viterbi译码电路。并通过系统调测验证了设计的合理性与可靠性。     关键词: Viterbi译码 FPGA 收缩卷积码 高清晰度数字电视(HDTV) 高清晰度数字电视(HDTV)技术是当今世界上最先进的图像压缩编码技术和数字通信技术的结合。它代表一个国的科技综合实力,蕴藏着巨大的市场潜力。数字电视地面广播编码正交频分复用(CMOFDM)传输系统以其较强的抗多径干扰性能、易于实现移动接收等优点在HDTV的研究中占有很重要的地位
[应用]
小广播
最新电源管理文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved