基于FPGA单芯片四核二乘二取二的安全系统

发布者:数据探险家最新更新时间:2011-11-24 来源: 电子产品世界关键字:FPGA 手机看文章 扫描二维码
随时随地手机看文章

引 言
    二乘二取二系统的两套计算机系统各有两个CPU,并且所有结构和配件完全相同。两套系统之间采取双机热备份,大幅提高了系统可靠性,在一些领域得到了广泛应用。基于二乘二取二容错结构的计算机联锁系统在国外已有成熟的应用,如K5B和E132,其良好的可靠性和安全性引起国内业界的广泛关注。
    系统可靠性冗余设计是提高系统可靠性的重要方法,但由于冗余会增加系统成本、体积和重量,因此必须合理地选择冗余结构和数量。对价格昂贵、重量大、体积大的冗余部分,更应作合理考虑。由于二乘二取二硬件冗余技术是通过多个相同部件完成同一功能,在提高系统可靠性的同时也存在一些不足:
    ◆增加了系统的成本、结构、重量和所需空间;
    ◆在某些情况下硬件技术的应用受到限制;
    ◆对大型复杂系统均采用硬件冗余技术是不可能的。
    以上不足将限制二乘二取二冗余技术的应用,Fusion和coreABC的组合为以上问题提供了良好的解决方案。


1 二乘二取二系统
    二乘二取二系统有4个CPU,两个CPU组成一组。每两个CPU的输出经比较器表决输出,两个CPU和一个比较器表决系统组成一个子系统。两个子系统具有完全相同的硬件结构,一个为主单元,一个作为备用单元。开机后两个子系统独立同步工作,系统取工作单元的输出为系统输出。当两个子系统均正常工作时,系统取主单元的输出为系统输出,若备用单元发生故障,系统输出仍为主单元的输出,备用单元进入维修状态。当主单元发生故障时,系统切换至备用单元,此时系统输出为备用单元的输出,主单元进入维修状态;一旦主单元维修完毕,可以正常工作时,则系统切换至主单元,取主单元的输出为系统输出。若主单元和备用单元均无法正常工作,则系统故障,系统无法继续正常工作。除子系统故障时系统自动切换外,系统还具有手动切换的功能。由于两个子系统具有完全相同的结构和进行完全相同的工作,所以手动切换不影响系统的正常工作。导致系统故障的因素有很多,根据不同的应用场合,需要针对不同的故障进行检测和维修。二乘二取二系统的工作示意图如图1所示。

2 系统的具体实现
    在设计时,首先要考虑FPGA门电路的数量,以及嵌入4个软核所要占用的门阵列资源。其次,要考虑其他硬件资源,比如时钟、存储器等。综合各方面的考虑,本设计选择Actel的Fusion StartKit数模混合FPGA实现二乘二取二系统。Fusion StartKit数模混合FPGA拥有600万门门阵列,片内集成了Flash存储器、RAM、FIFO和模拟模块;片外提供48 MHz的晶振;支持coreABC软核的嵌入。
2.1 软核的嵌入
    coreABC是一种具有高可配置性的软核,占用资源少,特别适于低端应用。它能够挂载可编程高级外围总线(APB),支持APB总线下的外围设备,通过coreAI直接控制ACM块,还可配置8位、16位和32位APB接口。可以通过APB总线控制coreAI核,进行电压、电流采集,以及模数转换。图2给出一种配置方案。coreABC可使用软/硬代码存储方式,本设计采用硬代码存储方式。硬代码存储方式只需占用门阵列资源,而软代码存储方式要占用Flash存储口资源。由于FPGA片内集成了2个Flash存储口,嵌入4个核时Flash存储口资源不足。Actel coreABC的推出对实现可配置的小系统极具意义,它使用很少的系统资源就可搭建起完整的控制单元。

 

2.2 比较电路的实现
    二取二CPU的比较电路采用冗余设计,它主要负责对coreABC软核的总线信号进行比较判决,保证系统正常运行,其电路图如图3所示。比较电路的工作原理为:片外寄存器分别从两个CPU获得总线数据信息,经异或模块OE1=A1+A2,OE2=B1+82进行判断,分别控制数据锁存器输出,并配合时钟信号控制锁存器同步输出;从锁存器输出的数据经或电路处理后形成比较结果,即DATA_OUT=D1+D2。若比较结果确认CPU此次运算一致,则系统正常输出;若比较电路确认CPU运算有误,则重新进行运算。

此外,在对CPU输出数据进行比较的同时,比较电路还对CPU是否正常工作进行故障诊断。诊断正常则反馈CPU正常工作信息,使CPU进行下一周期的工作;诊断为故障则反馈CPU错误信息,此时系统切换,取另一组子系统的输出为系统输出,故障子系统进入维修状态。这样确保了系统的可靠性、安全性。
2.3 系统切换
    系统切换是二乘二取二系统首要的功能要求,当工作单元出现故障,或者手动切换时,要求进行系统切换。本设计进行了两组故障检测。
    首先,为每个子系统的两个coreABC分别设置两个看门狗定时器,要求两个coreABC向各自的看门狗发送周期自检信号。若看门狗在溢出前收到该信号则CPU正常工作,否则溢出,该CPU判为故障。子系统的两个CPU中,只要有一个出现故障,在备机正常的情况下,系统就进行切换。其次,将CPU输出结果和子系统输出结果进行比较,若相同则系统正常,否则系统故障。若备用单元正常,则系统切换,取备用单元输出为系统输出。
    将主单元和备用单元的看门狗溢出信号分别记为WD_PLUSE_1、WD_PLUSE_2,比较器判决信号记为COM_RESULT_1、COM_RESULT_2,手动切换信号记为SWITCH_1、SWITCH_2。只要系统故障或手动切换时,系统进行切换,由此可得切换信号为:
    AUTO_RST_1=WD_PLUSE_1 ‖COM_RESULT_1 ‖SWITCH_1
    AUTO_RST_2=wD_PLUSE_2 ‖COM_RESULT_2 ‖SWITCH_2
    系统切换通过以下语句实现:
    SYS_OUT=(AUTO_RST_1&&AUTO_RST_2)?1'bz:((AUTO_RST_1)?COM_OUT_2:COM_OUT_1);
    若主机正常工作,则输出取主机的比较输出;若主机故障,在备用单元正常时,则系统切换取备用单元的输出;若主机修复,则切换到主机工作;若两个子系统均故障,则系统故障。实现的流程如图4所示。

    对二乘二取二系统结构分析可知,二乘二取二结构同其他冗余方法双模和三模结构相比,系统的安全性可以在较长时间内保持在一个很高的水平。同时二乘二取二结构的系统可靠性和平均寿命等指标均较高,所以是一种综合性能比较好的冗余结构。


结 语
    本文选择了合适的开发板资源,提出一种在FPGA中嵌入4个coreABC软核,实现二乘二取二系统的方法。恰当地利用单芯片有限的资源,嵌入4个coreABC软核,遵循二乘二取二系统的工作原理,合理实现二取二总线比较判决、故障检测和二乘系统切换,经综合后烧入,检验系统功能完全正常。
    本设计的优势在于单芯片的功耗更小、电路设计更加便捷、系统可靠性和安全性更高、体积小、易维护和易升级换代,符合现阶段我国联锁系统向模块化、智能化、功能多样化方向发展的要求,大大扩展了嵌入式系统应用的广度和深度。嵌入式系统在应用领域发展迅速,随着FPGA技术的进步,单芯片内的逻辑门电路数量更多,软核的编写更加成熟。单芯片多软核的二乘二取二系统具有更强的生命力,它的高可靠性和低成本势必带来广阔的应用空间。

关键字:FPGA 引用地址:基于FPGA单芯片四核二乘二取二的安全系统

上一篇:基于GEF的MiniGUI可视化开发工具设计
下一篇:SD卡接口设计

推荐阅读最新更新时间:2024-03-30 21:51

基于FPGA的数字量变换器测试系统设计
  针对数字量变换器性能参数的测试工作,以FPGA为控制核心,开展数字量变换器测试系统的设计和研究,并给出系统各模块的具体设计方法;系统通过USB实现与计算机的通信,能够产生计算机字信号及相应移位脉冲信号、勤务信号和128路指令信号,并能接收经过数字量变换器变化后的计算机数码和指令数码信号;测试系统能够完成对数字量变换器各项性能指标的测试,实验表明,测试系统精度及可靠性高、实时性好,已经成功应用于某遥测系统中。   0 引言   在飞行器发射试验中,常用遥测系统获取其内部各系统的工作状态参数和环境数据,为评定飞行器的性能及故障分析提供依据。数字量变换器作为遥测系统弹上的重要设备,它的主要功能是控制接收弹上的各种飞行参数。变换器性能
[测试测量]
基于<font color='red'>FPGA</font>的数字量变换器测试系统设计
nRF24L01无线模块在单片机与FPGA上的应用
  先简单的介绍下nRF24L01无线模块   (1) 2.4Ghz 全球开放ISM 频段免许可证使用   (2) 最高工作速率2Mbps,高效GFSK调制,抗干扰能力强,特别适合工业控制场合   (3) 126 频道,满足多点通信和跳频通信需要   (4) 内置硬件CRC 检错和点对多点通信地址控制   (5) 低功耗1.9 - 3.6V 工作,待机模式下状态为22uA;掉电模式下为900nA   (6) 内置2.4Ghz 天线,体积小巧15mm X29mm   (7) 模块可软件设地址,只有收到本机地址时才会输出数据(提供中断指示),可直接接各种单片机使用,软件编程非常方便   通过SPI方式完成数据的交换,包括数
[单片机]
nRF24L01无线模块在单片机与<font color='red'>FPGA</font>上的应用
CDMA 2000系统中前向链路卷积编码器的FPGA实现
在通信系统中,由于数字信号在传输过程中受到各种干扰的影响,使信号码元波形变坏,故传输到接收端后可能发生错误判决,为解决这一问题,通常在设计数字通信系统时,首先应从合理地选择调制制度、解调方法以及发送功率等方面考虑,若采取以上措施仍难满足要求,就要考虑差错控制措施。在CDMA 2000系统的前向链路和反向链路中就采用了卷积编码来实现前向差错控制(FEC)。   FPGA是可编程逻辑器件,它的主要优点在于可以借助EDA工具通过软件编程对器件的硬件结构和工作方式进行重构,这就使得硬件设计具有软件设计的灵活性和便捷性。本设计采用VHDL语言并选用可编程逻辑器件在QuartusⅡ下来实现CDMA 2000系统中的前向链路卷积编码器。  
[嵌入式]
CDMA 2000系统中前向链路卷积编码器的<font color='red'>FPGA</font>实现
AD977A在脑电信号采集系统中的应用
   前言   脑电信号EEG(Electroencephalography)是由脑神经活动产生并存在于中枢神经系统的自发性电位活动,含有丰富的大脑活动信息。它是大脑研究、生理研究和临床脑疾病诊断的重要手段。记录脑电信号,可为临床诊断提供依据。因此,提取脑电信号具有重要的现实意义。由于脑电信号处理一般都是基于数字技术,因此电极采集到的模拟信号经信号调理后,通过A/D转换器转换成数字信号是必不可少的过程。这里提出一种基于FPGA和AD977A的脑电信号数据采集系统,采用FPGA作为信号处理器,并控制模数转换,从而实现高可靠性,高通用性的脑电信号数据采集系统。    2 系统总体设计   通过对人体进行视觉刺激、听觉刺激或神经刺
[模拟电子]
基于MicroBlaze软核的FPGA片上系统设计
摘要: 分析软处理器 MicroBlaze 的体系结构,给出 MicroBlaze 内核在软件无线电系统中的应用,实现 SOPC (可编程系统芯片)。 关键词: FPGA IP Core SOPC MicroBlaze CoreConnect 软处理器 软件无线电 Xilinx 公司的 MicroBlaze 32 位软处理器核是支持 CoreConnect 总线的标准外设集合。 MicroBlaze 处理器运行在 150MHz 时钟下,可提供 125 D-MIPS 的性能,非常适合设计针对网络、电信、数据通信和消费市场的复杂嵌入式系统。
[嵌入式]
基于FPGA的双口RAM与PCI9O52接口设计
  O 引言   IDT70V28L(双口RAM)的存取时间大于20ns,PCI9052工作于25MHz,其存取时间要大于双口RAM的存取时间。PCI9052是发起交易的主动者,相当于一个慢速器件访问快速器件,通过可编程器件,可以把PCI9052读写控制信号直接传递给IDT70V28L,完成时序的匹配。   为将PCI9052的局部逻辑转换为双口RAM的读写控制信号和地址信号,本设计采用了可编程器件来实现它们之间的接口逻辑电路。在可编程器件设计中,状态机的设计方法是应用最广泛的设计方法之一。有限状态机是一种简单、结构清晰、设计灵活的方法,它易于建立、理解和维护,特别应用在具有大量状态转移和复杂时序控制的系统中,更显其优势。
[嵌入式]
基于89C55和FPGA的最小系统频率特性测试仪
  频率特性是一个系统(或元件)对不同频率输入信号的响应特性,是一个网络最重要的特性之一。幅频特性和相频特性综合称为频率特性。测量频率的方法有点频法和扫频法。传统的模拟式扫频仪价格昂贵、体积庞大,不能直接得到相频特性,给使用带来诸多不便。为此,设计了数字扫频式 频率特性测试仪 。   1 方案论证与选择   1.1 方案的选择   1.1.1 信号发生模块   方案1:采用模拟分立元件或单片压控函数发生器。可同时产生正弦波、方波、三角波,但由于元件分散性太大,产生的频率稳定度较差、精度低、波形差,不能实现任意波形输出。   方案2:采用传统的直接频率合成器。这种方法能实现快速频率变换,具有低相位噪声以及所有方法中最高的工作频
[单片机]
基于89C55和<font color='red'>FPGA</font>的最小系统频率特性测试仪
基于FPGA的FIR数字滤波器设计方案(一)
在Matlab/Simulink环境下,采用DSP Builder模块搭建FIR模型,根据FDATool工具对FIR滤波器进行了设计,然后进行系统级仿真和ModelSim功能仿真,其仿真结果表明其数字滤波器的滤波效果良好。通过SignalCompiler把模型转换成VHDL语言加入到FPGA的硬件设计中,从QuartusⅡ软件中的虚拟逻辑分析工具SignalTapⅡ中得到数字滤波器实时的结果波形图,结果符合预期。   0 引言   在信息信号处理过程中,数字滤波器是信号处理中使用最广泛的一种方法。通过滤波运算,将一组输入数据序列转变为另一组输出数据序列,从而实现时域或频域中信号属性的改变。常用的数字滤波器可分为有限脉冲响应(F
[模拟电子]
基于<font color='red'>FPGA</font>的FIR数字滤波器设计方案(一)
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
最新工业控制文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved