简述ARM的启动过程

发布者:真诚的友谊最新更新时间:2011-12-14 关键字:ARM  动过程 手机看文章 扫描二维码
随时随地手机看文章

基于ARM的芯片多数为复杂的片上系统,这种复杂系统里的多数硬件模块都是可配置的,需要由软件来设置其需要的工作状态。因此在用户的应用程序之前,需要由专门的一段代码来完成对系统的初始化。由于这类代码直接面对处理器内核和硬件控制器进行编程,一般都是用汇编语言。一般通用的内容包括: 

中断向量表 

初始化存储器系统 

初始化堆栈 

初始化有特殊要求的断口,设备 

初始化用户程序执行环境 

改变处理器模式 

呼叫主应用程序 

中断向量表 

ARM要求中断向量表必须放置在从0地址开始,连续8X4字节的空间内。 

每当一个中断发生以后,ARM处理器便强制把PC指针置为向量表中对应中断类型的地址值。因为每个中断只占据向量表中1个字的存储空间,只能放置一条ARM指令,使程序跳转到存储器的其他地方,再执行中断处理。 

中断向量表的程序实现通常如下表示: 

 AREA Boot ,CODE, READONLY 

 ENTRY 

 B  ResetHandler 

 B  UndefHandler 

 B  SWIHandler 

 B  PreAbortHandler 

 B  DataAbortHandler 

 B  IRQHandler 

 B  FIQHandler 

其中关键字ENTRY是指定编译器保留这段代码,因为编译器可能会认为这是一段亢余代码而加以优化。链接的时候要确保这段代码被链接在0地址处,并且作为整个程序的入口。 

初始化存储器系统 

存储器类型和时序配置 

通常Flash和SRAM同属于静态存储器类型,可以合用同一个存储器端口;而DRAM因为有动态刷新和地址线复用等特性,通常配有专用的存储器端口。 

存储器端口的接口时序优化是非常重要的,这会影响到整个系统的性能。因为一般系统运行的速度瓶颈都存在于存储器访问,所以存储器访问时序应尽可能的快;而同时又要考虑到由此带来的稳定性问题。 

存储器地址分布 

一种典型的情况是启动ROM的地址重映射。 

初始化堆栈 

因为ARM有7种执行状态,每一种状态的堆栈指针寄存器(SP)都是独立的。因此,对程序中需要用到的每一种模式都要给SP定义一个堆栈地址。方法是改变状态寄存器内的状态位,使处理器切换到不同的状态,让后给SP赋值。注意:不要切换到User模式进行User模式的堆栈设置,因为进入User模式后就不能再操作CPSR回到别的模式了,可能会对接下去的程序执行造成影响。 

这是一段堆栈初始化的代码示例,其中只定义了三种模式的SP指针: 

 MRS  R0,CPSR 

 BIC  R0,R0,#MODEMASK 安全起见,屏蔽模式位以外的其他位 

 ORR  R1,R0,#IRQMODE 

 MSR  CPSR_cxfs,R1 

 LDR  SP,=UndefStack 

 

 ORR  R1,R0,#FIQMODE 

 MSR  CPSR_cxsf,R1 

 LDR  SP,=FIQStack 

 

 ORR  R1,R0,#SVCMODE 

 MSR  CPSR_cxsf,R1 

 LDR  SP,=SVCStack  

初始化有特殊要求的端口,设备 

初始化应用程序执行环境 。一个ARM映像文件由RO,RW和ZI三个段组成,其中RO为代码段,RW是已初始化的全局变量,ZI是未初始化的全局变量。 映像一开始总是存储在ROM/Flash里面的,其RO部分即可以在ROM/Flash里面执行,也可以转移到速度更快的RAM中执行;而RW和ZI这两部分是必须转移到可写的RAM里去。所谓应用程序执行环境的初始化,就是完成必要的从ROM到RAM的数据传输和内容清零。 

下面是在ADS下,一种常用存储器模型的直接实现: 

编译器使用下列符号来记录各段的起始和结束地址: 

|Image$$RO$$Base| :RO段起始地址 

|Image$$RO$$Limit| :RO段结束地址加1 

|Image$$RW$$Base| :RW段起始地址 

|Image$$RW$$Limit| :ZI段结束地址加1 

|Image$$ZI$$Base| :ZI段起始地址 

|Image$$ZI$$Limit| :ZI段结束地址加1 

这些标号的值是根据链接器中设置的中ro-base和rw-base的设置来计算的。 

初始化用户执行环境主要是把RO、RW、ZI三段拷贝到指定的位置。 

 LDR  r0,=|Image$$RO$$Limit| 得到RW数据源的起始地址 

 LDR  r1,=|Image$$RW$$Base| RW区在RAM里的执行区起始地址 

 LDR  r2,=|Image$$ZI$$Base| ZI区在RAM里面的起始地址 

 CMP  r0,r1         比较它们是否相等 

    BEQ  %F1 

 0   CMP  r1,r3 

    LDRCC r2,[r0],#4

STRCC r2,[r1],#4 

    BCC  %B0 

 1   LDR  r1,=|Image$$ZI$$Limit| 

    MOV  r2,#0 

 2   CMP  r3,r1 

    STRCC r2,[r3],#4 

    BCC  %B2 

直接从启动代码跳转到应用程序的主函数入口,当然主函数名字可以由用户随便定义。 

在ARM ADS环境中,还另外提供了一套系统级的呼叫机制。 

 IMPORT __main 

 

 B   __main 

 __main()是编译系统提供的一个函数,负责完成库函数的初始化和初始化应用程序执行环境,最后自动跳转到main()函数。

关键字:ARM  动过程 引用地址:简述ARM的启动过程

上一篇:ARM芯片型号选择,给初学者参考
下一篇:关于ARM的22个常用概念

推荐阅读最新更新时间:2024-03-16 12:48

外媒:Arm授权模式或发生重要改变
Qualcomm-Arm 的诉讼是史诗般的,该案例有一个新的大规模更新。此更新包含证据表明 Arm 正在改变其整个业务模式并转向要求 OEM 的许可证。它还包含有关 GPU、NPU 和 ISP 的反竞争许可行为的一些暗示的证据。 在之前我们曾报道过,Arm 起诉了高通。高通公司随后提出了反诉。 根据最新的高通反诉,2024 年之后,Arm 将不再根据技术许可协议 (TLA) 将其 CPU 许可给高通等半导体公司。相反,Arm 只会授权给设备制造商。据称 Arm 告诉原始设备制造商,获得基于 Arm 的芯片的唯一方法是接受 Arm 的新许可条款。高通声称,Arm 在高通的许可条款上向高通的 OEM 合作伙伴撒谎。 此外,
[半导体设计/制造]
ARMarm异常中断处理知识点
ARM处理器7种类型异常   按优先级从高到低的排列如下:   复位异常(Reset)   数据异常(Date Abort)   快速中断异常(FIQ)   外部中断异常(IRQ)   预取异常(Prefetch Abort)   软件中断异常(SWI)   未定义指令异常(Underfined instruction) 当异常发生时   处理器会把PC设置为一个特定的存储器地址。   这一地址放在被称为向量表(vector table)的特定地址范围内。   向量表的入口是一些跳转指令,跳转到专门处理某个异常或中断的子程序。   当异常发生时,分组寄存器r14和SPSR用于保存处理器状态。 ARM异常处理器模式   每一种异
[单片机]
基于ARM的粉料自动仓库智能控制节点开发
0.引言 本文设计了粉末自动化仓库,其目的是为了实现多种粉末状物料的存储以及自动输送。区别于一般分散物料的自动化仓库,粉体物料的存取过程不是以货格为单位进行操作,而是以一定数目的储罐来保存物料,每次取货操作只取一个储罐中指定量的物料;存货过程现采用人工将空罐用装满物料的罐替代的方式。在这种工作模式下,将只需要AGV而省略堆垛系统,但是粉末的输出系统将必须具有计量的功能,同时,储罐的更换过程也要求简单快捷 。 本文中,使用一套2自由度的下料机构来实现粉末的计量,使用丝杆提升机构来实现储罐的升降以方便加料操作。控制系统采用基于现场总线的分布式控制系统,以智能节点为控制单元来实现所需动作。本文设计了一种基于ARM微处理器的
[单片机]
基于<font color='red'>ARM</font>的粉料自动仓库智能控制节点开发
STM32/ARM Cortex-M3复位序列
在离开复位状态后,CM3做的第一件事就是读取下列两个32位整数的值: 1)从地址0x0000 0000 处取出MSP的初始值 2)从地址0x0000 0004 处取出PC的初始值——这个值是复位向量,LSB必须是1.然后从这个值所对应的地址处取指,如下图1所示。 图1 请注意,这与传统的ARM架构不同——其实也和其它大多数的单片机不同。传统的ARM架构总是从0地址开始执行第一条指令,并且这是一条跳转指令。在CM3中,在0地址提供的是MSP的初始值,然后紧跟着的是向量表(向量表在以后还可以转移到其它位置)。向量表中的数值是32位的地址,而不是跳转指令。向量表的第一个条目指向复位后应执行的第一条指令。 因为
[单片机]
STM32/<font color='red'>ARM</font> Cortex-M3复位序列
ARM常用的伪指令
1、 AREA AREA 伪指令用于定义一个代码段或数据段。 语法格式: AREA 段名 属性 1 ,属性 2 ,…… 其中,段名若以数字开头,则该段名需用 “ | ” 括起来,如 |1_test| 。 属性字段表示该代码段(或数据段)的相关属性,多个属性用逗号分隔。常用的属性如下: — CODE 属性:用于定义代码段,默认为 READONLY 。 — DATA 属性:用于定义数据段,默认为 READWRITE 。 — READONLY 属性:指定本段为只读,代码段默认为 READONLY 。 — READWRITE 属性:指定本段为可读可写,数据段的默认属性为 READWRITE 。 — ALI
[单片机]
交叉编译Python-2.7.13到ARM(aarch32)—— 支持sqlite3
环境 主机: ubuntu14.04 64bit 开发板: qemu + vexpress-a9 (参考: http://www.cnblogs.com/pengdonglin137/p/6442583.html) 工具链: arm-none-linux-gnueabi-gcc (gcc version 4.8.3 20140320) Python版本: Python-2.7.13 前面一篇博文(交叉编译Python-2.7.13到ARM(aarch32)平台)介绍了移植python到aarch32上面,但是发现有很多模块都不能用,可以在板子上面执行下面的命令测试一下: 1 # python /usr/lib/
[单片机]
32位处理器大幅增长工业市场转向ARM控制器
  半导体调研公司Semicast在报告中预测,工业和商业领域中的32位MCU/MPU销售额将大幅增长,同时需求将转向基于ARM的控制器。   传统上,工业和医疗产业对于处理性能的要求一直集中于基于经x86的应用,如ATM、EPOS、自动售货机和SBC,这些设备通常采用Intel处理器、微软Windows和自有中间件的组合。Semicast预测这种局面不会很快发生变化,并预计在预测期内,将继续存在对“Wintel”应用的需求。   同时报告指出,多年来32位处理器一直在工业处理市场中占有相当大的份额,飞思卡尔(Freescale)的ColdFire是最为成功的产品。但Semicast预测,由于其它32位架构增长较快,ColdF
[工业控制]
Ceva 加入 Arm Total Design 加速开发面向基础设施和非地面网络卫星的端到端 5G SoC
Ceva PentaG-RAN与Arm Neoverse计算子系统相结合,降低5G SoC开发成本并缩短上市时间,从而使双方客户受益 帮助智能边缘设备更可靠、更高效地连接、感知和推断数据的全球领先硅产品和软件IP授权许可厂商 Ceva公司宣布加入Arm Total Design ,旨在加速开发基于Arm® Neoverse™计算子系统(CSS)和Ceva PentaG-RAN 5G平台的端到端5G定制SoC,用于包括5G基站、Open RAN设备和5G非地面网络(NTN)卫星在内的无线基础设施。 Neoverse CSS 是经过优化、集成和验证的平台,能够以更低成本和更快上市时间实现定制硅片设计。 它与Ceva
[网络通信]
Ceva 加入 <font color='red'>Arm</font> Total Design  加速开发面向基础设施和非地面网络卫星的端到端 5G SoC
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved