一种基于嵌入式系统和Internet的FPGA动态配置方案

发布者:science56最新更新时间:2013-04-12 来源: dzsc关键字:FPGA  动态配置  S3C44B0X 手机看文章 扫描二维码
随时随地手机看文章

在现今的数字系统设计中,以“嵌入式微控制器+FPGA”为核心的体系结构因其强大的处理能力和灵活的工作方式而被广泛采用。嵌入式微控制器的优势在于将微处理器内核与丰富多样的外围接口设备紧密结合,在提供强大的运算、控制功能的同时,降低了系统成本和功耗,因而适合作为数字系统的控制核心;FPGA的优势在于超高速、丰富的逻辑资源以及用户可灵活配置的逻辑功能,适用于逻辑接口功能多种多样、灵活可变的场合。将二者结合形成优势互补,如有需要,再配以适当的专用芯片(例如音视频编解码器、数字调制解调器等)。这种体系结构适用于大多数复杂数字系统的设计。

如系统中包含可编程器件,就必须考虑其功能配置的问题。然而,传统的FPGA配置方案(例如调试阶段的专用下载电费方式、成品阶段的专用存储器方式)在成本、效率、灵活性等方面都存在着明显的不足。针对这样的实际问题,基于嵌入式微控制器与FPGA广泛共存于复杂数字系统的背景,考虑到大量数字系统要求接入Internet的现状,借鉴软件无线电“一机多能”的思想,提出了一种基于嵌入式系统和Internet的FPGA动态配置方案。该方案的提出,旨在基于系统现有的、通用的软硬件资源,尽可能地提高FPGA配置的效率和灵活性。实践证明,该方案可行、实用,达到了设计目的。

1 FPGA配置的期基本问题及现有的解决方案

为轮述方便,将基于SRAM工艺的FPGA的配置流程用图1所示的模型表示。从图1中可以看到,FPGA的配置过程实质上是两次数据的传输过程(分别由配置数据源到时序控制器和时序控制器到目标FPGA)。因此,将这两次关键的数据传输作为FPGA配置的两个基本问题,并在下文中针对不同的传输方式讨论各自的优缺点,从而寻求合理的解决方案。

传统的配置方式包括应用于调试阶段的专用下载电费方式和应用于成员阶段的专用 非易失性存储器方式。在这两种方式中,上文所提到的两次数据传输完全由FPGA厂商所提供的软硬件完成。这样的解决方案确实方便了一般的FPGA用户,因为他们不必花费精力关心配置的细节,但同时也不得不面对不少的缺陷:首先,专用下载电费和专用非易失性存储器的成本非常高,虽然用户可以根据FPGA厂商提供的原理图自制下载电缆,但专用非易失性存储器是肯定无法自制的,而且有些不支持ISP(在系统可编程)的器件不定期必须配以合适的编程器,进一步增加了开发的成本;第二,常见的专用下载电费都是使用计算机并口产生串行的配置信号,而以并口线作为传输媒介,注定其有效传输距离非常有限;第三,专用非易失性存储器的配置方式决定了目标FPGA只能接收单一配置文件,即在系统运行过程中,FPGA不可能根据不同情况动态调整逻辑功能,这样的设计无法满足某些应用中对于系统灵活性的要求。

首先,专用下载电缆和专用非易失性存储器的成本非常高,虽然用户可以根据FPGA厂商提供的原理图自制下载电费,但专用非易失性存储器是肯定无法自制的,而且有些不支持ISP(在系统可编程)的器件还必须配以合适的编程器,进一步增加了开发的成本;第二,常见的专用下载电缆都是使用计算机并口产生串行的配置信号,而以并口线作为传输媒介,注定其有效传输距离信号,而以并口线作为传输媒介,注定其有效传输距离非常有限;第三,专用非易失性存储器的配置方式决定了目标FPGA只能接收单一配置文件,即在系统运行过程中,FPGA不可能根据不同情况动态调整逻辑功能,这样的设计无法满足某些应用中对于系统灵活性的要求。[page]

针对上述各种缺陷,有人提出了改进方案,例如在系统中存在微控制器的前提下,用通用异步串口RS232替代专用的配置电缆、用通用的非易失性存储器替代专用的非易失性存储器。这些改进方案在一定程度上弥补了传统配置方案的不足,但也存在一些新的缺陷:通用异步串口的传输速率很有限,无法满足目前一些新的缺陷:通用异步串口的传输速率很有限,无法满足目前一些大规模FPGA的配置要求;传输距离虽有明显提高,但仍然无法满足某些用户对于远程、跨区域的测试、维护和更新的需要。

2 基于嵌入式微控制器和Internet的解决方案

2.1 方案综述

本设计的目标是基于系统中已有的软硬件资源,尽可能提高FPGA配置的效率和灵活性。考虑到相当多的复杂数字系统:(1)包含微控制器(具有多个通用I/O)及其程序存储器;(2)具有接入Internet的能力(例如系统硬件中包含以太网接口,软件中移植了TCP/IP协议),提出一种新的FPGA配置方案,如图2所示。从图2中可以看出,这种方案的实质是将Internet作为传输配置数据的媒体,并用嵌入式微控制器的程序存储器存储这些数据,从而完成第一节中提到的第一次数据传输;在嵌入式微控制器的通用I/O上实现FPGA配置时序,从而完成第二次数据传输。

为验证这种方案的可行性和有效性,在船载自动识别系统(AIS)的设计中实现了该方案。相关的主要器件包括:CPU采用SAMSUNG公司的S3C44B0X;程序存储器采用MACRONIX公司的MX29LV160ABTC;FPGA采用XILINX公司的XC2S200PQ208;以太网控制器采用REALTEK公司的RTL8019AS。上述器件均具有同类产品的一般特性,因而这一设计实例并不验证的一般性。

[page]

2.2 配置文件的传输协议TFTP

在方案的验证实例中,使用基于UDP的TFTP协议在以太网内传输配置文件,协议栈如图3所示。由于UDP属于不可靠的面向无连接的传输协议,因此在网络结构复杂的广域网上传输FPGA配置数据并不适合采用TFTP协议,而必须采用可靠的、基于TCP的应用层协议(例如FTP协议)。此处采用TFTP,完全是由于适应AIS的运行环境、简化性能测试的考虑,而且在应用层实现了部分TCP的功能(例如伪连接、简单的应答和重发、数据包排序等功能),可以保证数据传输的质量。

标准的TFTP(Trivial File Transfer Protocol)是一种基于UDP的、简单的文件传输协议。TFTP的设计目标是简单小巧且易于实现,因此远不如采用多重并发TCP连接的FTP功能强大(例如TFTP不支持目录列表和用户权限验证,而且传输效率比较低)。

TFTP的基本通信过程为:客户端向服务器发出读或写请求;如果服务器接收读写请求,正式的数据传输开始,每段数据长度固定为512字节;长度小于512字节的数据段标志传输结束。此外,协议中还规定了超时、重发等异常处理机制。

在具体实现中,将TFTP服务器(待配置FPGA所在的目标系统)设计成具有三个状态的状态机,其逻辑状态转移图如图4所示。PC机一端直接使用DOS下的TFTP命令。

2.3 FPGA配置文件及配置流程

用微控制器的通用I/O实现FPGA配置必须准确掌握:(1)配置文件的格式;(2)配置信号的时序。

一般来说,FPGA开发软件可以生成多种不同类型的配置文件,用户可以根据不同的应用环境选用这些配置文件。本设计采用.bin文件。值得注意的是,对于某一特定的芯片,无论设计简单或是复杂,其配置的数据的长度是固定的,但配置文件大小却因类型的不同而有所差异。

常见的FPGA配置模式包括主动串行模式、被动串行模式、被动并行模式和边界扫描模式等。为与常见的下载电费兼容并节约微控制器的I/O口线,本实现采用被动串行模式。图5为配置子程序的流程图。

基于微控制器和互联网的配置方案在传输速率、传输距离上较其他方案均有明显优势,同时又符合软件无线“一机多能”的设计思想,并能满足某些用户对于在线调试、更新和维护的需求。此外,必须看到,新方案在具备种种优势的同时,对用户设计的软件提出了一定的要求。事实上,完全具备这些软硬件条件(例如移植TCP/IP协议、使用嵌入式微控制器)符合现今数字系统设计的趋势,设计该配置方案的初衷正是基于这种设计理念,具有相当的实用性。

关键字:FPGA  动态配置  S3C44B0X 引用地址:一种基于嵌入式系统和Internet的FPGA动态配置方案

上一篇:嵌入式系统的实时数据接口扩展
下一篇:μC/OS-II系统在AVM处理器上的移植

推荐阅读最新更新时间:2024-03-16 13:21

基于FPGA的指纹识别系统电路模块设计
  本设计选用具有高集成度、低功耗、短开发周期的FPGA来完成此项设计,以实现系统的ASIC为研究背景,具有很强的现实意义和广阔的市场空间。 采用xilinx公司Spartan 3E系列FPGA作为核心控制器件,这款器件采用90ns的先进工艺,最大容量50万门,可支持32位的RISC处理器,具有128 Mbit 并行Flash,足以满足设计的要求。该项目利用嵌入式软核实现系统的管理,利用硬件实现识别算法,保证了系统功能的完整性与识别的正确性。    指纹采集模块   本设计中采用的是富士通的MBF200指纹传感器,MBF200硬件框图如图6所示,采用SPI模式,所以MBF200与FPGA只通MISO,MOSI,/S/C/S,SC
[电源管理]
基于<font color='red'>FPGA</font>的指纹识别系统电路模块设计
基于EDA技术的FPGA设计计算机应用
对传统电子系统设计方法与现代电子系统设计方法进行了比较,引出了基于EDA技术的现场可编程门阵列(FPGA)电路,提出现场可编程门阵列(FPGA) 是近年来迅速发展的大规模可编程专用集成电路(ASIC),在数字系统设计和控制电路中越来越受到重视。介绍了这种电路的基本结构、性能特点、应用领域及使用中的注意事项。对基于EDA技术的FPGA进行了展望。指出EDA技术将是未来电子产品设计技术发展的主要方向。   集成电路技术和计算机技术的蓬勃发展,让电子产品设计有了更好的应用市场,实现方法也有了更多的选择。传统电子产品设计方案是一种基于电路板的设计方法,该方法需要选用大量的固定功能器件,然后通过这些器件的配合设计从而模拟电子产品的功能,
[模拟电子]
Avant:解锁FPGA创新新高度
过去3年来,尽管客户十分认可莱迪思 (Lattice) Nexus FPGA平台在低功耗领域做出的种种创新,但在与他们的交流过程中,我们发现除功耗外,性能和尺寸也日益成为客户关注的关键要素。幸运的是,这些与莱迪思最擅长的领域完全吻合。于是,基于Nexus平台取得的一系列创新成果,莱迪思推出了全新低功耗中端Avant FPGA平台。 Avant产品主要面向通信、计算、工业和汽车等领域。 与此前的产品相比,Avant平台在性能和硬件资源方面得到了进一步的强化,例如逻辑单元容量达到了500K,相比以往100K-150K的配置,提升了5倍;带宽提升了10倍,计算性能提升30倍。它的面世不但意味着莱迪思迈入了中端FPGA供应商的行列,
[嵌入式]
Avant:解锁<font color='red'>FPGA</font>创新新高度
拓展中国大陆、香港及台湾分销网络 赛灵思宣布世健科技为授权分销商
2007年4月2日,中国北京 - 全球领先的可编程逻辑供应商赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))和领先的先进元器件分销商和完整解决方案供应商世健科技有限公司(SGX:Excelpoint)日前宣布达成了一项新的分销协议,可立即生效。根据该协议,赛灵思将授权世健科技在中国大陆、香港和台湾地区分销该公司的全系列产品,包括所有的可编程门阵列(FPGA)产品、复杂可编程逻辑器件(CPLD)产品、开发软件和IP内核。此次牵手世健科技,使得赛灵思公司在大中国的分销体系从原有的安富利(Avnet Inc.,) 亚太有限公司和好利顺电子有限公司(Nu Horizons Electronics Corp.)两家扩展到了
[焦点新闻]
耐辐射FPGA具备高可靠性和可重构性
耐辐射FPGA具备高可靠性和可重构性,助力解决航天器设计中的挑战 在挑选现场可编程门阵列(FPGA)半导体产品时,卫星和航天器系统设计人员有几种不同的选择。一种是选择商用现货(COTS)组件,这种做法可降低组件单位成本,缩短交付时间,但可靠性通常不足,必须进行筛选(导致成本和工程资源增加),并且需要使用软硬三重模块冗余(TMR)来减轻空间辐射效应。对于要求不能出现故障的任务,设计人员通常会选择采用抗辐射设计(RHBD)技术的FPGA,虽然成本较高,但这类产品经过筛选和认证,符合合格制造商清单(QML)Q类和V类标准。QML V类是航天用半导体的最高认证标准。载人任务和安全关键型任务依靠QML-V组件降低故障风险。 提
[嵌入式]
耐辐射<font color='red'>FPGA</font>具备高可靠性和可重构性
四种常用FPGA/CPLD设计思想与技巧之串并转换
   四种常用 FPGA/CPLD设计思想与技巧之串并转换   本系列讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。   FPGA/CPLD 的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意,如果能有意识地利用这些原则指导日后的设计工作,将取得事半功倍的效果!       串并转换设计技巧 串并转换是FPGA设计的一个重要技巧,它是
[工业控制]
多核DSP兼具ASIC和FPGA特性概述
由于ASIC解决方案NRE成本高,产品开发周期较长,在支持各种不同无线标准升级上灵活性不足。而FPGA的功耗对于高速、复杂运算而言要比ASIC和DSP加速器更高,同时在快速开发和调试上也难达到理想状态。基于此,TI近日针对无线基础设施应用而推出的DSP解决方案 SoC架构,基于C64x+多核DSP兼具ASIC处理能力和FPGA的灵活性,从而适应3G和4G无线基础架构设备制造商对高性能芯片的需求。 具有高度灵活性的可编程解决方案,同时兼具ASIC方案的优化特性,是TI面向无线基础设施市场开发的新一代DSP多核架构。基于40nm工艺的全新DSP架构主要特性包括:多核DSP可实现1.2GHz工作频率;增加的浮点支持4G多变量控制系统开
[模拟电子]
多核DSP兼具ASIC和<font color='red'>FPGA</font>特性概述
赛灵思推出符合规范的可编程8通道PCI Express IP核
赛灵思公司日前宣布推出针对电信、网络、存储和视频应用的符合规范的1、4和8通道LogiCORE PCI Express IP核(PCIeIP核)。系统设计师们现在可以利用赛灵思FPGA架构的可编程性和可重配置能力,来构建完全符合规范且可互通的PCI Express平台。 该PCIe IP核遵循PCI Express基本规范v1.1,是唯一在PCI-SIG PCIExpress第48次认证大会(Compliance Workshop #48)上成功完成所有PCI Express一致性与互通性测试的可编程8通道PCIeIP核。它还被列入PCI-SIG的PCI Express产品集成商名单(PCI-SIG’sIntegratorsLi
[新品]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved