Avant:解锁FPGA创新新高度

发布者:EE小广播最新更新时间:2022-12-28 来源: EEWORLD关键字:Avant  FPGA 手机看文章 扫描二维码
随时随地手机看文章

过去3年来,尽管客户十分认可莱迪思 (Lattice) Nexus FPGA平台在低功耗领域做出的种种创新,但在与他们的交流过程中,我们发现除功耗外,性能和尺寸也日益成为客户关注的关键要素。幸运的是,这些与莱迪思最擅长的领域完全吻合。于是,基于Nexus平台取得的一系列创新成果,莱迪思推出了全新低功耗中端Avant FPGA平台。 


Avant产品主要面向通信、计算、工业和汽车等领域。与此前的产品相比,Avant平台在性能和硬件资源方面得到了进一步的强化,例如逻辑单元容量达到了500K,相比以往100K-150K的配置,提升了5倍;带宽提升了10倍,计算性能提升30倍。它的面世不但意味着莱迪思迈入了中端FPGA供应商的行列,还打开了一扇通往30亿美元增量市场的新大门。


 image.png


打造史上最强产品组合


“低功耗”、“先进的互联”和“优化的计算”是Avant平台的三大核心特点,其关键的架构亮点包括25G SERDES和并行I/O标准,可满足各种接口的需求,支持各类外部存储器接口,包括DDR4、DDR5和LPDDR4以及传统标准。同时,与同类竞品器件相比,封装尺寸减小多达6倍,可实现高效的小尺寸系统设计。


与现有的中端FPGA相比,得益于专为低功耗设计的可编程结构、功耗优化的嵌入式存储器和DSP、低功耗高性能SERDES与I/O设计、内置协议逻辑等全方位优化措施,Avant系列产品的功耗比同类竞品器件低2.5倍,可帮助系统和应用工程师大幅提高功耗和散热设计的效率、降低运营成本、增强可靠性。 


与Nexus FPGA平台选用FD-SOI制造工艺不同的是,此番Avant选择了台积电16nm FinFET工艺。主要基于以下两方面的考量:一是尽管28nm FD-SOI工艺在功耗方面的确有优势,但FinFET的IP更丰富,更容易提升产量。从实际效果来看,16nm FinFET在低功耗上的表现也相当不错;二是Avant还需要考虑计算能力,经过慎重选择,16nm FinFET工艺对于Avant而言是非常好的选择。


 image.png


SERDES互联方面,与同类竞品器件相比,性能最高提升2倍,可提供更高的带宽并减少SERDES链路,降低系统成本及尺寸。目前,Avant最大能够支持25G SERDES,而以往莱迪思产品所能达到的SERDES最高速率是16G,此外,PCIe接口支持也升级到了Gen 4 x8,内存支持则从LPDDR4扩展到DDR5。  


 image.png


“优化的计算”包含两个部分:一是瞄准AI推理应用,对片上计算单元中的DSP和嵌入式存储分布分别进行了强化和优化,更有利于边缘计算;二是增加了安全引擎,并优化、加强了加密算法。


 image.png


上市时间始终是客户最为关注的一个问题。为了便于客户更快地把Avant应用到实际产品中去,Avant可以利用莱迪思现有的所有软件解决方案,包括sensAI、mVision、Automate、ORAN解决方案集合;PROPEL、RANDIANT设计工具;各类IP、SDK套件和参考设计,用以缩短设计周期,加速开发。


 image.png


与任何新的嵌入式设计一样,安全性必须放在首位。为此,莱迪思的工程师们在Avant平台中采用了广泛的安全功能,如AES256-GCM、ECC、RSA、防篡改和物理不可检测功能(PUF)。这些功能使配置和用户数据都要加密和验证,为确保FPGA免受恶意攻击提供高级别的防护。此外,软错误检测和纠正确保能够快速检测到导致软错误的环境影响,以便采取适当的行动启动。


作为新的产品系列,Avant今后也会和Nexus平台一样针对不同应用场景和需求,陆续推出容量、接口、控制、视频规格不同的产品,与Nexus FPGA平台一起组成莱迪思“史上最强产品组合”。


Avant-E,专为网络边缘处理而生


莱迪思Avant-E FPGA是首款基于这一新平台的器件,拥有嵌入式存储器和18 x 18位DSP引擎,每个可配置为4个8 x 8位DSP,用以提高整体处理速度。架构中的分布式资源与AI ASIC芯片的架构类似,能够以较低的工作频率并行处理数据。与同类竞品器件相比,Avant-E FPGA的功耗降低了2.5倍之多。因此,可用作网络边缘设备的AI引擎,可以在现场重新编程,帮助系统架构师更好地跟上AI创新的步伐,这些优势是其他处理方案(如ASIC)难以实现的。


 image.png


有着明确时序要求的应用,包括工业环境中的机器视觉、机器人、机器人导航和安全摄像头是最能够发挥Avant-E FPGA优势的代表性场景。例如,自动化工厂的传送带高速移动,机器视觉摄像头在监控传送带上的产品时必须能够快速感知、思考并处理它接收的数据,在发现有瑕疵的产品时,快速将其挑出,进行人工检查。


在这一过程中,需要经过感知、思考和行动三个阶段,Avant-E FPGA则可以支持这三个关键功能硬件优化的端到端实现。


在“感知”层的预处理模块中,Avant-E FPGA拥有灵活的接口,可轻松集成不同类型的传感器,从而允许更多数据更快地进入流水线。数据或图像可以根据需要在接口中进行调整和改进,然后进入到流水线的后续操作。


进入使用AI从数据中获取智能的“思考”阶段,Avant-E中的硬件可编程性和超低功耗能够最小化密集计算的功耗。之后,凭借硬件加速后处理能力,Avant-E FPGA可以有效减少整个流水线的延迟,当需要在特定时间范围内执行操作时,这一特性非常有利于实现任务关键型应用。


结语


随着行业市场的要求越来越高、越来越细致化,这就要求FPGA能够根据客户需求做定制,或是提供更好的解决行业痛点的方案。因此,如何走出传统通用型应用市场,针对行业差异性、区分度,提供更适合每个行业的应用,这是FPGA新的发展机会,也是新的挑战。


关键字:Avant  FPGA 引用地址:Avant:解锁FPGA创新新高度

上一篇:CEVA最新传感器中枢DSP助力联咏科技
下一篇:秉承产业初心,迎接智能、安全和互连的新世界

推荐阅读最新更新时间:2024-11-11 12:02

在嵌入FPGA的IP核8051微处理器上实现UIP协议栈的设计方法
“引言 随着芯片规模的越来越大、资源的越来越丰富, 芯片的设计复杂度也大大增加。事实上, 在芯片设计完成后, 有时还需要根据情况改变一些控制, 这在使用过程中会经常遇到。这时候如果再对芯片设计进行改变将是很不可取的, 因为需要设计人员参与这种改变, 这无论是对设计者还是用户都是不能接受的。于是就有必要让这种可以改变的简单控制在芯片设计时就存在, 而且同时还应该使这种改变相对容易, 比较通用, 并且与芯片的其它设计部分尽量不相关。为了满足上述的要求, 在FPGA中嵌入一个IP核是比较理想的选择, 而这个即通用又控制简单的IP核最好选择8051微处理器。 在FPGA中植入8051后, 还可在上面实现简单的TCP/IP协议, 以支持
[单片机]
在嵌入<font color='red'>FPGA</font>的IP核8051微处理器上实现UIP协议栈的设计方法
基于FPGA的USB3.0 HUB设计方案
  USB总线是目前最为成功,应用最为广泛的外设接口。随着时代的进步和发展,电子产品、手持设备、超大容量的高清视频设备以及千万像素的数码相机等设备的需求越来越高,USB接口规范也需要相应地进行不断地更新和升级。USB3.0的最高理论速度达到了5Gbit/s,向需要更大电力支持的设备提供更好的支持和电力供应,它在USB2.0的基础上增加了新的电源管理功能,采用全双工数据通信,提供更快的传输速度,并且向下兼容USB2.0和USB1.1设备。USB体系主要包括三个部分:主机,设备和物理连接。主机通常是PC或者主机控制器;设备是指常用的U盘、带USB的摄像头、相机等设备;物理连接就是通常用的传输线,在USB3.0系统中,采用了对偶单纯形四
[嵌入式]
点亮STM32、FPGA和Liunx板子的LED灯
摘要:你点亮过多少板子的LED灯呢?有很多小伙伴要求讲一下STM32、FPGA、Liunx三者之间有什么不同。其实不同点很多,口说无凭,今天就来点亮一下STM32、FPGA和Liunx板子的LED灯! 大家大致看一下点灯流程、点灯环境和点灯流程,就能大概的了解一下三者的区别,从而可以有选择的去学习 一、使用STM32点亮LED灯 STM32从字面上来理解ST是意法半导体,M是Microelectronics的缩写,32 表示32位,合起来理解,STM32就是指ST公司开发的32位微控制器。在如今的32 位控制器当中,STM32可以说是最璀璨的新星,它受宠若娇,大受工程师和市场的青睐,无芯能出其右。首先使用STM32电亮一个
[单片机]
点亮STM32、<font color='red'>FPGA</font>和Liunx板子的LED灯
基于FPGA的频谱分析仪的设计流程简要阐述
频谱分析仪是微电子测量领域中最基础、最重要的测量仪器之一,是从事各种电子产品研发、生产、检验的重要工具。高分辨率、宽频带数字频谱分析的方法和实现一直是该领域的研究热点[1]。现代频谱分析仪是基于现代数字信号处理理论的频谱分析仪,信号经过前置预处理、抗混叠滤波、A/D变换、数字频谱分析等环节而得到信号中的频率分量, 达到与传统频谱分析仪同样的结果。 本设计完全利用FPGA实现FFT,在FPGA上实现整个系统构建。其中CPU选用Altera公司的Nios II软核处理器进行开发, 硬件平台关键模块使用Altera公司的EDA软件QuartusIIV8.0完成设计。整个系统利用Nios II软核处理器通过Avalon总线进行系统的控
[测试测量]
基于<font color='red'>FPGA</font>的频谱分析仪的设计流程简要阐述
基于FPGA的相检宽带测频系统的设计
在电子丈量技术中,频率丈量是最基本的丈量之一。常用的测频法和测周期法在实际应用中具有较大的局限性,并且对被测信号的计数存在 1个字的误差。而在直接测频方法的基础上发展起来的等精度测频方法消除了计数所产生的误差,实现了宽频率范围内的高精度丈量,但是它不能消除和降低标频所引进的误差。本文将先容的系统采用相检宽带测频技术,不仅实现了对被测信号的同步,也实现了对标频信号的同步,大大消除了一般测频系统中的 1个字的计数误差,并且结合了现场可编程门阵列(FPGA),具有集成度高、高速和高可靠性的特点,使频率的丈量范围可达到1Hz~2.4GHz,测频精度在 1s闸门下达到10-11数目级。 测频原理 本测频系统中采用的测
[测试测量]
基于<font color='red'>FPGA</font>的相检宽带测频系统的设计
高云半导体推出I3C高速串行接口解决方案
山东高云半导体科技有限公司(以下简称“山东高云半导体”)近日宣布推出基于低密度小蜜蜂Ⓡ家族的GW1N-9 FPGA芯片的SDR-模式I3C IP (Master-Slave-Combined )高速串行接口解决方案,包括相关IP软核、参考设计及开发板等完整解决方案。 I3C 是MIPI联盟一个新的通讯协议,该协议兼容并扩展了传统I2C通讯协议,其总线为两线式串行总线。 高云I3C IP遵循MIPI联盟I3C总线的通讯协议,集I3C Master和Slave于一体,是一个参数可配置、基于高云半导体FPGA芯片的IP设计。该IP可动态地配置成I3C Master或 Slave,实现I3C Master与I3C Slave或I2C
[嵌入式]
莱迪思全现金收购AI软件公司Mirametrix
莱迪思日前宣布通过全现金方式交易收购 Mirametrix,这是一家专注于计算机视觉应用的高级人工智能 (AI) 解决方案的软件公司。 Mirametrix 软件已成功部署在全球超过 2000 万个终端中。将 Mirametrix 的专业知识与莱迪思创新的硬件和软件解决方案堆栈相结合,可以创建一个从硬件到应用层的端到端 AI 和计算机视觉解决方案。 “提供易于使用且满足特定应用需求的解决方案堆栈仍然是我们战略的关键部分,使客户能够轻松采用莱迪思的产品并快速进入市场。而通过将 Mirametrix 经过验证的人工智能和计算机视觉软件添加到现有的解决方案堆栈组合中,将使我们的客户更容易快速为其应用程序添加更多智能功能。”莱迪思半导
[嵌入式]
采用FPGA频谱分析仪系统电路设计详解
  目前,由于频谱分析仪价格昂贵,高等院校只是少数实验室配有频谱仪。但电子信息类教学,如果没有频谱仪辅助观察,学生只能从书本中抽象理解信号特征,严重影响教学实验效果。针对这种现状提出一种基于FPGA的简易频谱分析仪设计方案,其优点是成本低,性能指标满足教学实验所要求的检测信号范围。   设计方案   图1为系统设计总体框图。该系统采用C8051($8.5125)系列单片机中的 C8051($8.5125)F121作为控制器,CvcloneⅢ系列EP3C40F484C8($86.5000)型FPGA为数字信号算法处理单元。系统设计遵循抽样定理,在时域内截取一段适当长度信号,对其信号抽样量化,按照具体的步骤求取信号的频谱,并在LCD上
[测试测量]
采用<font color='red'>FPGA</font>频谱分析仪系统电路设计详解
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved