大型SoC设计遇挑战 EDA产业迎来新变革

    随着新一代4G智能手机与连网装置迈向多核心设计，系统单芯片（System-on-Chip；SoC）凭藉着晶圆厂新一代制程的加持，提供更宽广的设计空间，让设计工程团队可在芯片中，根据不同的产品需求，将不同的数位/类比电路等多样模组的硅智财（Silicon Intellectual Property；IP）整合于单一个芯片上，使其具备更复杂与更完整系统功能。

    SoC已经一跃成为芯片设计业界的主流趋势，而产品价值与竞争力则完全取决于复杂度、设计的可再用性，以及制程的良率。

    今天IC设计工程团队参与新的SoC专案设计，已经鲜少从零开始，多半从不同的已验证过的传统设计（Legacy design）模组与各式IP方块组合而来，尤其考量一个新型SoC芯片的设计时程，在产品上市时间的压力之下，工程设计的时间被大幅度压缩。当IC设计工程师开始紧锣密鼓与时间赛跑之际，EDA工具也被要求与时俱进，既有的传统IC设计工具，也蕴酿新一波的变革。

    安传达（Atrenta）公司创办人暨执行长Ajoy Bose博士，特别针对目前大型SoC设计所面对的挑战，以及Atrenta的EDA前段设计软体工具，如何能够协助客户解决的问题与带来的竞争优势，接受相关的访问。

Atrenta凭藉RTL设计查核的EDA工具初试啼声

    Atrenta是一家位于加州矽谷的EDA前段的设计软体工具商。创办人Bose博士从1970年代在德州大学奥斯丁分校开始，就一直倾心于EDA技术的研究与发展，他随后进入AT&T贝尔实验室（AT&T Bell Labs）任职，开发最早期的EDA工具，随后几年因为不同EDA公司间的购并，而加入Cadence等主要EDA大厂工作，完成了EDA工程师的历练与成长，可以说一辈子都在EDA的技术领域与产业之中。

    当初创办Atrenta时是全为一个特别的产品创意而来，在2001年时，承接Intel的特殊委任专案，透过检查RTL的设计来帮助IC设计工程师，能够在设计前期就发现与解决问题，对公司而言，可以满足缩短晶片设计与上市时间的需求，而且此时解决问题的成本与效益最高。

    此一成功，让Atrenta的EDA工具在市场初试啼声，创业的完整想法随后也应运而生。目的着眼于如何更有效率的帮助IC设计厂商面对全新的变局与挑战，尤其是期待能够在其它前3大EDA巨擘所主导的竞争游戏中，开创属于Atrenta的新局。目前全球有超过250家公司和上千名设计及验证工程师，依赖Atrenta的产品来减少设计风险，降低成本，并且提高验证效率。

SpyGlass、GenSys和BugScope开启EDA工具新面貌

    今天SoC所引爆的先端技术的整合趋势，就是一个很好的范例。目前在新一代大型SoC中，动辄超过数亿个逻辑闸，整合了各式各样不同的IP，还大幅度的重复使用已经验证过的设计模组，其中使用不同时脉的数量就可达数十个或甚至上百个之多，产品的功能与复杂度与前一世代相比，已非同日而语。

    当复杂度的规模超过以往，晶圆厂制程纷纷朝向16、14奈米迈进时，加上SoC的设计大量导入IP，即便这些IP单独模组都是经过验证的设计，但是这些不同的IP组合在一起时，彼此产生的交互影响是IC设计团队所需面临的一个重要课题，对于EDA工具业者而言，亦产生全新的冲击与挑战。

    面对迥异于以往的工程挑战与考量，EDA工具所扮演的角色，必需要能更积极帮助工程团队在设计前期就发现与解决问题。针对SoC设计的复杂度扶摇直上，Atrenta推出一系列的解决方案，以增加IC设计的效益。例如使用SpyGlass系列产品为RTL做静态验证及Formal查核，再辅以GenSys的自动重组RTL来做IP组合，以及BugScope的动态模拟验证的工具，提高验证的覆盖率，以面对严苛的挑战。

    SpyGlass、Gensys及BugScope构成了Atrenta现有的三大产品线，让使用者可以做到完整的设计整合。Atrenta利用这些EDA工具来帮助IC设计工程师降低反覆修改设计的次数，因而完成高品质的SoC设计方案，经市场证明为具有重大成效的一套工具。

    当SoC变得越来越大，不同的功能不断的整合在一颗SoC上，无可避免的是各个功能模组间的连结与验证，因此Atrenta开发一系列的SpyGlass工具套件，在设计前期就发现与解决问题，其解决方案涵盖了LINT（语法检查）、DFT（设计的可测性）、CDC（跨时脉域串扰）、SDC Constraint验证、 Power（功耗）预估、优化、验证与设计签结等，确保精确性和功能完整的RTL检验，以及IP的验证，并增强其SoC设计和验证流程。

    设计工程师在RTL阶段，就能够发现并锁定潜在设计问题而加以修正，使后段设计作业能够有效率的提升生产力。

    SpyGlass是Atrenta最早的产品线，累积了多年的实战经验，产品线相对的多元与丰富，目前贡献8成的营收，以按区域别来看，亚太区包含日本在近一两年快速的扩张中，已经扩增到的40%以上的收入来源。

    BugScope则是较晚加入Atrenta的产品组合。这产品是Atrenta在几年前透过购并所开创的一个新产品线，产品虽然新但市场潜力相当大，其不同于SpyGlass用静态检测的方式，是以动态的模拟讯号来测试与验证不同的SoC功能，是一个非常好的互补，让使用者对各种不同的组态与条件，都可以有完整的验证与考量。

跨国IC设计公司利用EDA工具整合不同设计团队

    Atrenta几个月前发布已赢得台湾具有指标性的客户MediaTek（联发科技）采用Atrenta产品，再次说明了SpyGlass工具的价值，并肯定了Atrenta的实力。目前Atrenta的全球客户已经超过250家，其中包括大多数顶尖的IC设计及知名的消费产品跨国企业。

    就Bose博士的观察，今天的跨国IC设计企业，由于人才高度的国际化，加上大型SoC设计专案的趋势，面对此一高复杂度的技术挑战，设计团队间使用的EDA工具，以及设计规范的一致性就很重要。SpyGlass成为提供分析工具和设计规范的检验工具，核心设计团队可采用这一系列的工具与其他远端设计团队进行评估和交流。

    对EDA公司而言，能够与大型的跨国客户合作，本身除了良好的商誉、客户的肯定之外，更重要的是产品行销策略的成功。

平台为主的EDA工具时代 引领第5次EDA产业变革

    在过去60年的半导体产业发展历程中，EDA工具的开发也已有50年的历史。从最早期1980年代的CAE工具；后来1990年代着重于提供Design Flow；接下来的EDA工具逐渐分家为Front-End及Back-End发展；2000年之后则侧重于可制造性的解决。

    Bose博士认为即将进行的第5次EDA产业变革，也就是平台为主（Platform-based Design ）的EDA工具的世代，需要一个非常全面的平台和整体方法来协助，举凡扩展Design Flow，整合各式各样的单点工具、IP、设计与制程，利用架构同一个EDA工具平台，以降低SoC晶片或IP整合及验证的成本，进而减少整体SoC的开发时程与费用等等，这些都是Atrenta的产品策略与发展方向。

    目前平台为主的EDA工具已经成为前3大EDA大厂的关注焦点，Atrenta的技术团队也与前3大EDA大厂有紧密的合作，这种良好的竞合关系，可以让EDA产业有更大的市场被开拓，让大家都可以受益。

    Bose博士对于台湾IC设计大厂的观察，虽然台湾目前在半导体制造上的成就，广受产业界好评，已经是世界首屈一指的IC制造生态环境，但是IC设计产业的规模，相较之下显得比较保守。

    目前少数几家有前瞻眼光与市场价值的台湾IC设计大厂，开始在世界IC设计的舞台上崭露头角。尤其是众多台湾的年轻而且优秀工程师，所展现出来的活力与进步，的确让人印象深刻，台湾的IC设计的社群正日渐茁壮。以Atrenta一直和重要的客户保持紧密的合作策略，通常会先了解到整个产业接下来的一年到一年半晶片发展的趋势，这会很有助于蓬勃发展的台湾IC设计业者，Atrenta希望与台湾的IC设计业界一起成长与茁壮，共创双赢的契机。