面向系统LSI开发的高速、低功耗微型平台

基于ARM CPU并集成了外围功能(如实时操作系统定时器等)的μPLAT系列是一种基本系统级LSI开发平台。高速及低功耗的μPLAT-92平台专为W-CDMA、PDA及其它便携式终端(如互联网设备)应用而开发。μPLAT-92是以硬IP为特征的硬件开发与集成环境的平台总称：μPLAT-92内核包括一颗ARM920T

CPU及运行操作系统所需的最少外围I/O器件；电源管理IP及原型板也包括在内。这不仅能提高系统级LSI的运行速度及降低其功耗，而且还能缩短规模不断提高的大型系统级LSI的开发时间，并使用户能专注于其自身的定制应用开发与质量改进。 

一、μPLAT-92的架构 

在探索将减少尺寸和重量与高速性能相结合的过程中，许多系统LSI设计者正在努力减少规模日益扩大的开发周期，并保持或提高产品质量。但他们同时也面临以下似乎无法逾越的障碍： 

1．随着CPU外围电路运行速度加快，临界路径出现且不能对时序设计进行约束； 

2．功耗随运行速度的提高而增加； 

3．必须将外围IO及外部接口电路设计成能适应高速、低功耗运行以及实时操作系统指令执行(定时器及中断等)。 

μPLAT即是一种用来解决上述问题的解决方案。 

(1) 硬件结构 

μPLAT-92的硬件组成如图1所示。

μPLAT-92包括μPLAT-92内核及外围IP，即时钟发生器模块(CGB)、μPlat功率控制(PPWC)、功率下降覆盖(PDW)等。μPLAT-92内核则包括一个ARM920T CPU、一个外部存储控制器(MemCon)、中断控制器(IntCon)、操作系统定时器(定时器)、串行接口(SIO)、包含电源管理的系统控制器(SysCon)以及一个测试接口(TIC)等。ARM公司推荐的AMBA总线被用作芯片总线。AMBA总线包括高速系统总线、高级高性能总线(AHB)、中/低速系统总线以及高级外围总线(APB)。AHB用来与μPLAT-92内核连接。 

μPLAT-92内核提供一个0.16μm的CMOS处理硬件IP。 

(2) 电源管理 

电源管理功能由电源管理IP(CGB、PPWC及PDW)来实现，并与μPLAT-92内核相结合。电源管理IP列于表1中。 

μPLAT-92具有基于时钟调整、单个时钟暂停、所有时钟暂停及电源关断操作的电源管理功能，可按工作时钟频率的精细划分来进行动态切换。

电源管理的软件控制通过提供运算电源管理功能(采样)来实现，以便于用户整合复杂的电源管理控制。 

图2为电源管理架构框图。如果电路是用具有标准门限电压的晶体管(MVt晶体管)来构建，则高速时钟操作是可能的，但时钟暂停时的电流(泄漏电流)将大于高门限电压晶体管(HVt)的电流。在便携式设备及类似应用中，待机模式下的功耗较低，但高速运行要求满负荷工作，故减少泄漏电流非常重要。 [page]

在μPLAT-92中，通过待机时关断MVt晶体管模块的电源，可解决上述问题，以提供具有极低待机泄漏电流、以及峰值使用时具有高时钟速度的LSI。 

二、μPLAT-92的开发

在开发μPLAT-92的过程中，所有设计阶段都采用了以下EDA工具及技术，以提高设计质量及缩短设计时间。

前端设计阶段使用RTL检查器及代码覆盖工具来提高质量。此外，为达到一般可用性，必须假设一些特定情况，故使用了一种可进行随机分析的Specman Elite。而且为了缩短设计周期，在进行后端设计之前，使用了一种名为Physical Compiler的综合工具，它具有出色的后布局时序预测能力，用于减少被后端驳回的情况。在其最后阶段，使用了一种系统级约束(SLC)流程(利用时序约束来从前端进行布局设计)，以减少由于时序不当而导致的布局拒绝情况，并因此而实现早期时序压缩。 

在早期开发阶段引入仿真以便通过运行检查及对OS所有功能(普通及电源管理)的竞争测试来提高硬件稳定性。图3显示这类仿真的一种设置：其中用一个Aptix System Explorer MP3C来作为仿真器，它通过以太网将网表从工作站下载至FPGA上，并通过并行JTAG从PC上下载用于分析的测试模型(TP)。在PC与仿真器之间连接了一个用于测试μPLAT-92内部SIO的串行端口接收器。以此种方式，可于晶圆制造以前进行精确仿真实时工作的分析，从而帮助提高μPLAT-92内核的质量并缩短开发周期。

三、硬件开发环境

(1) μPLAT-92原型板 

图4为μPLAT-92原型板组成框图。该原型板包括：一个包括μPLAT-92内核、电源管理IP及ETM9(嵌入式跟踪宏)的评估芯片；一个包含与AMBA AHB、GPIO、UART及DMAC等相连的AHB-APB桥路的FPGA(标准)；一个用户FPGA(可选)；以及构成用户扩展接口的APB、AHB及EXMEM连接器。 

采用一个JTAG接口及一个实时跟踪端口来进行调试。一台PC通过Oki-ADI(ARM调试接口板)与JTAG接口连接，并通过在PC上运行ARM的软件开发工具套件(SDT)来进行软硬件调试。

利用此原型板，我们可以将集成在系统级LSI中的硬件电路部署在可选的FPGA上，或部署在AHB/APB/EXMEM扩展板上的FPGA上，并在制造该系统LSI之前对其功能及工作特性进行分析。 

(2)测试基准 

图5为我们开发的系统级LSI仿真环境测试基准，该仿真环境可对含有外围逻辑的μPLAT-92内核模型及系统LSI模型进行时序仿真。 

ARM SDT对用C语言及汇编语言创建的测试模型进行编译后生成的文件以及用于规定时钟频率设置及存储器属性的CONF文件被输入至测试基准中，该基准运行于μPLAT-92中同一个时钟发生器电路所产生的参考时钟上。此设置允许进行与μPLAT-92模型、用户电路模型及IP模型有关的时序仿真。