最近开始学习STM32，芯片STMF103VCT6 编译工具 keil 4.14（评估板）。起初是改写买板子送的例程，下载程序到FLASH,看看现象。虽说FLASH可以下载万次，但看到人家说这样容易损伤FLASH。datasheet中说到STM32有三种启动方式，可以在芯片上的SRAM中调试程序。但搞来搞去始终不能明白。
今天我终于搞成了，我以GPIO跑马灯的程序来测试的。首先把程序下载到FLASH，然后改变启动方式。把原来的GPIO跑马灯程序少做修改，在SRAM中调试。最后又把启动方式改回到从FLASH启动，看到板子上的现象和原来下载到FLASH的一样。说明我在SRAM中调试成功了。
下面来说说我是怎么配置的，当然这其中也参考了网上搜集的很多内容，在这感谢互联网。
STMF103VCT6有内部48K 的SRAM。SRAM的起始地址为0x20000000 到 0x2000c000 。在keil工程选项中设置如下图：
在上面这个图片中注意 IROM1 和 IRAM1 后面的地址就按图中的填写就行，这里我把SRAM均分两份，一份为虚拟FLASH,一份为SRAM。同时别忘了，前面的复选框打勾。
对于输出的list 和obj 文件放在哪里，相信很多人都会，在就不浪费大家的时间了。接着在debug中做如下设置如图。
仿真器就选择你自己的就行了，下面有两个复选框一定要选上，Load Application at Startup 和 Run to main（）。另外下面还要添加一个文件RAM.ini 在这我给出源码：
SP = _RDWORD(0x20000000); // Setup Stack Pointer
PC = _RDWORD(0x20000004); // Setup Program Counter
_WDWORD(0xE000ED08, 0x20000000); // Setup Vector Table Offset Register
把这个文件添加到你工程的根目录下，以方便查找。
接着在Utilities中Setting选项中选择你的芯片，并更改RAM 和 FLASH 的地址。
再者就是编写你的主程序，编译 调试了。但是记住一点，一定不要点FLASH下的Download 。
最后别忘了，改变启动方式。
到此为止，设置已经完成。
把程序的CODE 区定义到0x20000000 为起始,大小为 0xa000,也就是40K 了,然后RAM 区则定义到0x2000a000为起始,大小为0x2000,即8K
STM32f103VC的RAM起始地址为0x20000000，48k，flash的起始地址为0x4002 2000，256k
关键字：STM32F103VC RAM 调试方法
引用地址：
STM32F103VC在RAM中调试方法
推荐阅读最新更新时间：2024-03-16 14:29
ColorOS科普宣传OPPO内存反碎片化引擎
OPPO宣传的内存反碎片化引擎是个什么东西？它有何作用？针对上述问题，ColorOS官方微博特地发文科普，我们一起来看看。 什么是内存反碎片化引擎？ 内存反碎片化引擎，是由OPPO自主研发、首个针对物理内存碎片化、虚拟内存碎片化进行优化的技术，搭配ColorOS 7 UI FIRST，从系统底层保障手机运行时刻流畅、久用不卡。 内存反碎片化引擎的作用怎么样？ 内存反碎片化引擎，能够在物理内存和虚拟内存层面上，极致的降低小内存污染，提高大块内存分配成功率。可将物理内存中的大块内存申请速度提升18%，进程虚拟内存GPU端oom概率降低93%，内存碎片化次数降低99%，最终大幅提升手机长时间使用的流畅度。 从ColorOS官方微
[手机便携]
内存接口芯片单价提升，澜起科技2019年净利增27%
4月24日，澜起科技发布2019年年度报告和2020年第一季度报告。年报披露，公司实现营收为17.38亿元，同比下降1.13%；归属于上市公司股东的净利润为9.33亿元，同比增长26.60%。 其中，澜起科技2019 年度实现营业收入173,773.47 万元，保持基本平稳。受下游行业周期性及客户季节性需求波动影响，2019 年下半年营业收入较上年同期有所下降。 澜起科技表示，2019 年度公司净利润增长主要系:1、随着 DDR4 内存接口芯片新子代产品(DDR4 Gen 2 plus) 销售占比的提升，公司内存接口芯片产品的平均销售单价有所提升，推动了公司毛利率及净利润的增长;2、销售费用和管理费用较2018年有所下降，其中
[手机便携]
比SSD硬盘还大，三星研发1TB单条DDR5内存
不考虑钱的因素，内存容量显然是越大越好，今年锐龙7000以及13代酷睿上市之后，很多人恐怕都是32GB DDR5内存起步，服务器级市场上单条64GB、128GB都不稀奇了，三星正在研发的则是单条512GB甚至1TB的DDR5内存。 三星这两天跟AMD有个内存专家的沟通会，网上已经泄露了这次会议的部分内容，探讨了三星在DDR5内存技术上的新方向。 跟前面的DDR4、DDR3等内存相比，DDR5电压降低到了1.1V，频率可达到7200MHz以上，bank数量翻倍到32个，预取位数也翻倍到16n，这些基础知识就不一一赘述了。 在容量方面，三星研究的方向有多种，提高内存核心容量到32Gb，提高堆栈层数到8H，多种技术
[家用电子]
SK海力士：DDR5内存起步5200MHz将于2020年推出
近日，SK 海力士负责人在接受采访时表示，准备在2020年发布DDR5内存条，频率起步5200MHz，另外DDR6内存也开始策划了，将在5~6年内研发。 在2018年末，SK海力士宣布完成首款DDR5 RAM芯片，该内存的速度为5200 MT/s，电压为1.1 V，比上一代产品快60%。到2022年，海力士还将会推出DDR6-6400版本。 据介绍，SK海力士DRAM设计研究员在与韩国先驱报谈论时表示第六代DDR内存将能够达到DDR6-12000的数据传输性能，并预测DDR6将在五六年内开发。他还表示海力士正在讨论“后DDR5”产品的几个设计方案，其中一个是延续现有的数据传输规范，另一个方案则是将DRAM和 SOC处理技术相结
[手机便携]
jz2440裸机开发与分析：内存控制器4之SDRAM设置
LDR R0,=0X30000000 ➡CPU发给内存控制器：①发出nGCS6;②根据（SDRAM）类型拆分地址：a，BANK地址，b，行地址， c，列地址 ；③读数据 LDR R1, 问题：如何拆分？行地址几条？列地址几条？ 2440内存控制器设置 1、BWSCON寄存器配置=0x22000000 2、BANKCON6寄存器配置 3、REFRESH刷新寄存器配置 4、BANHSIZE配置 5、MRSRB6 SDRAM中有一个MR寄存器（含有CL），用来确定列地址到发出数据中间间隔的时间,而2440内的MRSRB6寄存器也有一个CL，2440根据内部CL设定的值，再通过发送数据去确定SDRAM中的C
[单片机]
骁龙808/4GB内存 Moto X第三代配置曝光
在三星、LG、HTC等多款旗舰机大热的时候，摩托罗拉旗下的Moto系列如今也有了新消息。根据国外网站STJSGadgets报道，有消息人士曝光了摩托罗拉下一代旗舰机Moto X第三代的配置信息，我们一同来看一下。
Moto X第三代配置曝光
据悉，Moto X第三代将采用一块5.2英寸的2K显示屏，配置500万像素前置+1600万像素主摄像头，内置4GB大运行内存（32GB或64GB机身存储），处理器为骁龙808。另外，消息称Moto X第三代将配备3280mAh容量电池，运行Android 5.1.1操作系统。
Moto X
去年9月份，摩托罗拉发布了第二代Moto X，不知道第三代是否会在
[手机便携]
多核与多线程技术的区别到底在哪里？
毫无疑问的，“多核”、“多线程”此二词已快成为当今处理器架构设计中的两大显学，如同历史战国时代以“儒”、“墨”两大派的显学，只不过当年两大治世思想学派是争得你死我亡，而多核、多线程则是相互兼容并蓄，今日几乎任何处理器都朝同时具有多核多线程的路线发展迈进。 虽然两词到处可见，但可有人知此二者的实际差异？在执行设计时又是以何者为重？到底是该多核优先还是多线程提前？关于此似乎大家都想进一步了解，本文以下试图对此进行个中差异的解说，并尽可能在不涉及实际复杂细节的情形下，让各位对两者的机制观念与差别性有所理解。 行程早于线程 若依据信息技术的发展历程，在软件程序执行时的再细分、再切割的小型化单位上，先是有行程（Process），之
[工业控制]
LPDDR4X成2017年移动式内存的供货主流
集邦咨询半导体研究中心(DRAMeXchange)最新研究显示，为优化智能手机的操作系统流畅度，厂商不断升级行动式内存版本。下面就随网络通信小编一起来了解一下相关内容吧。 在三星、SK海力士及美光集团三大原厂的纳米制程转进及智能手机主流AP(应用处理器)的搭载需求下， LPDDR4X 的产出比重持续增加，出货数量在第二季开始将超越LPDDR4，且由于LPDDR4及 LPDDR4X 已呈同价趋势，两者和 LPDDR3 的价差都小于5%，也加速LPDDR4系列(含 LPDDR4X )的导入速度，预估全年度LPDDR4系列将达到5成以上的市占率，正式取代 LPDDR3 成为2017年行动式内存的搭载主流。 DRAMeXchan
[网络通信]
《Sliding Mode Control The Delta-Sigma Modulation Approach》__Hebertt Sira-Ramírez——带书签
pico W5500 EVB FTP服务器技术实现及分析总结
硬件架构艺术：数字电路的设计方法与技术
京公网安备 11010802033920号