学习stm32f103（二） 关于系统时钟

stm32中可以选择多种时钟源，可以参考stm32数据手册，这里手册中的时钟图

而在stm32f103系列的说明中，可知系统最高可以达到72M的主频，（f407等可以达到更高的主频），为了强大的性能，在不考虑功耗的前提下当然要选择72M作为我们系统的主频咯，关键是怎么来设置呢？

这里一般stm32外部有一颗8Mhz 的晶振作为芯片HSE时钟的输入，再配合PLL将HSE倍频到72M就ok了，具体怎么设置可以查看手册的相关寄存器，但这里就不劳神去看了，查看我们配置好的工程，在给的库中已经有相关的工作了。

打开starup_stm32f10x_md.s（不同芯片可能不同）文件，可以看见这是一个用来启动的汇编文件。

Reset_Handler    PROC  

                 EXPORT  Reset_Handler             [WEAK]  

     IMPORT  __main  

     IMPORT  SystemInit  

                 LDR     R0, =SystemInit  

                 BLX     R0  

                 LDR     R0, =__main  

                 BX      R0  

                 ENDP  

可以看到这么一段，这应该是复位后的位置（大概，不是很懂汇编），可以看到这里import了两个函数，一个是SystemInit, 一个是__main函数，__main函数中最后会调用我们自己写好的main函数，而systeminit函数怎么看都是个初始化函数，在system_stm32f10x.c文件中可以看到这个函数的原形。

void SystemInit (void)  

{  

  /* Reset the RCC clock configuration to the default reset state(for debug purpose) */  

  /* Set HSION bit */  

  RCC->CR |= (uint32_t)0x00000001;  

  /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */  

#ifndef STM32F10X_CL  

  RCC->CFGR &= (uint32_t)0xF8FF0000;  

#else  

  RCC->CFGR &= (uint32_t)0xF0FF0000;  

#endif /* STM32F10X_CL */     

  /* Reset HSEON, CSSON and PLLON bits */  

  RCC->CR &= (uint32_t)0xFEF6FFFF;  

  /* Reset HSEBYP bit */  

  RCC->CR &= (uint32_t)0xFFFBFFFF;  

  /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */  

  RCC->CFGR &= (uint32_t)0xFF80FFFF;  

#ifdef STM32F10X_CL  

  /* Reset PLL2ON and PLL3ON bits */  

  RCC->CR &= (uint32_t)0xEBFFFFFF;  

  /* Disable all interrupts and clear pending bits  */  

  RCC->CIR = 0x00FF0000;  

  /* Reset CFGR2 register */  

  RCC->CFGR2 = 0x00000000;  

#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)  

  /* Disable all interrupts and clear pending bits  */  

  RCC->CIR = 0x009F0000;  

  /* Reset CFGR2 register */  

  RCC->CFGR2 = 0x00000000;        

#else  

  /* Disable all interrupts and clear pending bits  */  

  RCC->CIR = 0x009F0000;  

#endif /* STM32F10X_CL */  

#if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)  

  #ifdef DATA_IN_ExtSRAM  

    SystemInit_ExtMemCtl();   

  #endif /* DATA_IN_ExtSRAM */  

#endif   

  /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */  

  /* Configure the Flash Latency cycles and enable prefetch buffer */  

  SetSysClock();  

#ifdef VECT_TAB_SRAM  

  SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */  

#else  

  SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */  

#endif   

}  

可以在最后几段看到调用了SetSysClock()函数 ，这应该就是用来设置系统时钟的函数了。

在同一个文件下也可以找到这个函数的原形

static void SetSysClock(void)  

{  

#ifdef SYSCLK_FREQ_HSE  

  SetSysClockToHSE();  

#elif defined SYSCLK_FREQ_24MHz  

  SetSysClockTo24();  

#elif defined SYSCLK_FREQ_36MHz  

  SetSysClockTo36();  

#elif defined SYSCLK_FREQ_48MHz  

  SetSysClockTo48();  

#elif defined SYSCLK_FREQ_56MHz  

  SetSysClockTo56();    

#elif defined SYSCLK_FREQ_72MHz  

  SetSysClockTo72();  

#endif  

 /* If none of the define above is enabled, the HSI is used as System clock 

    source (default after reset) */   

}  

可以看到，根据设置的宏不同，这个函数又会调用不同的系统时钟设置函数，这些宏也可以在同一个文件中找到

#if defined (STM32F10X_LD_VL) || (defined STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)  

/* #define SYSCLK_FREQ_HSE    HSE_VALUE */  

 #define SYSCLK_FREQ_24MHz  24000000  

#else  

/* #define SYSCLK_FREQ_HSE    HSE_VALUE */  

/* #define SYSCLK_FREQ_24MHz  24000000 */   

/* #define SYSCLK_FREQ_36MHz  36000000 */  

/* #define SYSCLK_FREQ_48MHz  48000000 */  

/* #define SYSCLK_FREQ_56MHz  56000000 */  

#define SYSCLK_FREQ_72MHz  72000000  

#endif  

这里通过设置不同的宏，就可以改变系统的时钟设置了，非常方便。

最后看一下设置72M时钟的函数

static void SetSysClockTo72(void)  

{  

  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;  

  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/      

  /* Enable HSE */      

  RCC->CR |= ((uint32_t)RCC_CR_HSEON);  

  /* Wait till HSE is ready and if Time out is reached exit */  

  do  

  {  

    HSEStatus = RCC->CR & RCC_CR_HSERDY;  

    StartUpCounter++;    

  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));  

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)  

  {  

    HSEStatus = (uint32_t)0x01;  

  }  

  else  

  {  

    HSEStatus = (uint32_t)0x00;  

  }    

  if (HSEStatus == (uint32_t)0x01)  

  {  

    /* Enable Prefetch Buffer */  

    FLASH->ACR |= FLASH_ACR_PRFTBE;  

    /* Flash 2 wait state */  

    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);  

    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;      

    /* HCLK = SYSCLK */  

    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;  

    /* PCLK2 = HCLK */  

    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;  

    /* PCLK1 = HCLK */  

    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;  

#ifdef STM32F10X_CL  

    /* Configure PLLs ------------------------------------------------------*/  

    /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */  

    /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */  

    RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |  

                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);  

    RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |  

                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);  

    /* Enable PLL2 */  

    RCC->CR |= RCC_CR_PLL2ON;  

    /* Wait till PLL2 is ready */  

    while((RCC->CR & RCC_CR_PLL2RDY) == 0)  

    {  

    }  

    /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */   

    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);  

    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 |   

                            RCC_CFGR_PLLMULL9);   

#else      

    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */  

    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |  

                                        RCC_CFGR_PLLMULL));  

    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);  

#endif /* STM32F10X_CL */  

    /* Enable PLL */  

    RCC->CR |= RCC_CR_PLLON;  

    /* Wait till PLL is ready */  

    while((RCC->CR & RCC_CR_PLLRDY) == 0)  

    {  

    }  

    /* Select PLL as system clock source */  

    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));  

    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;      

    /* Wait till PLL is used as system clock source */  

    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)  

    {  

    }  

  }  

  else  

  { /* If HSE fails to start-up, the application will have wrong clock  

         configuration. User can add here some code to deal with this error */  

  }  

}