PIC18F97J60 TCP/IP改了IP后重连问题-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

被这个问题困惑了几天,之前一是需要RESET才能重新连上.今天终于搞好了.步骤如下:

1.先TCPDiscard(m_TCPServerSocket);清TCP缓冲:

2.TCPDisconnect(m_TCPServerSocket); 断开TCP连接.

          3.while(1)
            {
                   StackTask();
                  if(!TCPIsConnected(m_TCPServerSocket))
                          break;          //等待TCP断开
            }

等待TCP断开.如果没有断开,则底层会出错.

4.m_TCPServerSocket = INVALID_SOCKET; 使SOCKET无效,然后会自动重连.

5.StackInit();初始化TCP/IP底层.

6.有UDP,需要UDPClose(MyUdpSocket);送UDP

关键字：PIC18F97J60 TCP IP 重连问题引用地址：PIC18F97J60 TCP/IP改了IP后重连问题

上一篇：PIC16F873 ADC & PWM & EEPROM
下一篇：PIC单片机的内部RC振荡器的校准

推荐阅读最新更新时间：2024-03-16 15:19

借鉴高通式创新重视IP应对海外专利流氓

当前智能手机市场已经由增量市场转为存量市场，市场竞争加剧，增长空间有限，市场格局逐渐趋于稳定。这促使手机厂商开始转战海外市场成为必然选择。但国内手机企业走出国门，遇到的第一个大问题便是手机专利问题。下面就随嵌入式小编一起来了解一下相关内容吧。在抢滩海外市场的过程中稍有不慎，还会遭遇专利流氓的袭扰，因专利问题被起诉、甚至产品禁售。假如有一些专利技术没经过授权就被使用，这很容易被专利流氓盯上，这就很容易被人钻空子，有一些所谓的专利流氓公司通过发现专利侵权事件以后，将侵权专利暗自购买回来，然后再对这些侵权公司进行起诉，索赔巨额赔款，从而衍生了一个行业，专门以专利流氓模式进行盈利。众多知名科技公司都曾经是这些“专利流氓”的攻击对

[嵌入式]

在嵌入FPGA的IP核8051上实现TCP/IP的设计

0 引言随着芯片规模的越来越大、资源的越来越丰富, 芯片的设计复杂度也大大增加。事实上, 在芯片设计完成后, 有时还需要根据情况改变一些控制, 这在使用过程中会经常遇到。这时候如果再对芯片设计进行改变将是很不可取的, 因为需要设计人员参与这种改变, 这无论是对设计者还是用户都是不能接受的。于是就有必要让这种可以改变的简单控制在芯片设计时就存在, 而且同时还应该使这种改变相对容易, 比较通用, 并且与芯片的其它设计部分尽量不相关。为了满足上述的要求, 在FPGA中嵌入一个比较理想的选择, 而这个即通用又控制简单的IP核最好选择8051微处理器。在FPGA中植入8051后, 还可在上面实现简单的TCP/IP协议, 以支持远程访

[嵌入式]

靠人工智能加速自动驾驶实现，IP行业怎么蹭热度？

随着Google和Tesla这些非传统车厂推出自动驾驶车辆后，老牌业者如Toyota、BMW和GM也相继宣布将在2020至2025年间推出自动驾驶车辆上市，而实现更先进和更全面的自动驾驶的前提，无非就是持续将更高深的人工智能 (AI)注入车辆中。对于自动驾驶车辆而言，人工智能的价值在于两个层次，其一，是管理替代人类预测、判断、操作等的功能；其二，则是支持人类思考与行为的人机接口(HMI)功能。亚德诺(ADI)亚太区汽车事业部门策略营销与业务发展总监永井询也(Junya Nagai)说明，针对第一个层次的功能，重点是在实现第5级自动驾驶，也就是完全自动驾驶；而AI透过与人互动的讯息，例如自然语言来执行机械操作以驾驶汽车

[嵌入式]

基于S7-1500 CPU集成PN口的Modbus TCP通信快速入门

SIMATIC S7-1500 Modbus TCP通讯概述 S7-1500 PLC需要通过TIA Portal博途软件进行组态配置，从TIA Portal V12SP1开始软件中增加了S7-1500的Modbus TCP块库，用于S7-1500与支持Modbus TCP的通信伙伴进行通信，如下图2-1所示：配置 S7-1500 CPU作为Modbus TCP Server与通信伙伴建立通讯打开TIA Portal V13软件，新建一个项目，本例中命名为“S7_1500ModbusTCP_Final_V13”，在项目中添加CPU1516-3PN/DP，为集成的PROFINET接口新建一个子网并设置IP 地址，本例中为“19

[嵌入式]

基于S7-1500 CPU集成PN口的Modbus <font color='red'>TCP</font>通信快速入门

PCI Express实验开发平台与IP

自从2004年PCI-E 1.0a规范之后，主板上就开始有了最新的串行高速PCI-E总线，相比原来的PCI V2.3，PCI-E总线有很大的优势,首先,PCI-E降低了芯片连接的管脚数量，简化了PCB板的设计和布局;其次，PCI-E是非共享的串行差分接口，不会出现多个设备共享带宽的情况，PCI-E x1的理论带宽为发送、接收各250M字节/秒，PCI-E x4的理论带宽为发送、接收各1G字节/秒，并且在PCI-E 2.0 协议中会使用5G BPS的更高速的物理层收发器，速度会翻倍。因此，PCI-E总线接口特别适合于超高速的数据传送，并且会在3年之内完成对PCI接口的替代。我公司根据这一情况，为满足市场需要，特推出S2300型PCI

[模拟电子]

PCI Express实验开发平台与<font color='red'>IP</font>

莱迪思为工业视觉升级推出全新CrossLink参考设计

莱迪思半导体（Lattice）日前宣布推出一系列采用Lattice CrossLink FPGA进行视频桥接应用的全新参考设计。 SubLVDS至MIPI CSI-2图像传感器桥参考设计旨在为工业设备客户提供灵活，易于实施的解决方案，用于将高级应用处理器（AP）与当前用于工业机器视觉应用的许多图像传感器连接起来环境。许多工业机器视觉应用使用具有SubLVDS接口的图像传感器，这与当今AP上使用的MIPI CSI-2 D-PHY接口不兼容。然而，许多工业设备OEM希望在现有的具有机器视觉功能的产品中实现这些AP。莱迪思SubLVDS到MIPI CSI-2图像传感器桥接参考设计旨在解决这个问题，让客户可以快速轻松地创建桥接解决方案，

[嵌入式]

一种TCP/IP卸载引擎架构的应用

TCP/IP是一组全世界广泛应用的协议，不仅仅用于Internet，许多私有网络也使用TCP/IP作为其协议组，许多硬件设计都是基于TCP/IP或者相关的协议来开发的。传统的TCP/IP处理网络数据传输过程中，要占用大量的主机CPU资源，为了减轻CPU的压力，一种叫TOE(TCP/IP offload engine，TCP/IP卸载引擎)的技术应运而生。TOE技术对TCP/IP协议栈进行扩展，使部分TCP/IP协议从CPU转移到TOE硬件，减轻CPU的负担。 TOE技术所谓卸载是指将CPU上的计算或处理转移到专门的硬件单元上进行。在目前的以太网环境中，TCP/IP的处理都是通过软件在中心处理器上实现的，导致系统在协议处理、中

[应用]

莱迪思宣布推出Flexibilis以太网交换IP核

莱迪思半导体公司（ NASDAQ: LSCC ）和 Flexibilis Oy 今日宣布了即可获取 Flexibilis 以太网交换（ FES ） IP 核。三速（ 10Mbps/100Mbps/1Gbps ） FES IP 核工作在以太网第 2 层，每个端口具有 Gigabit 的转换能力。支持 Gigabit 光纤和 Gigabit 双绞线铜以太网接口。支持的服务质量高达每端口四个队列。这些以太网交换 IP 核有五个版本，根据端口数和功能而不同： 6-port FES – HSR (QuadBox) 4-port FES – HSR (End-node / RedBox) 8-po

[嵌入式]