ARM Cortex-M23处理器的五大特色

发布者:科技之翼最新更新时间:2017-01-11 来源: EEWORLD关键字:ARM  Cortex  处理器 手机看文章 扫描二维码
随时随地手机看文章

ARM® Cortex®-M23采用TrustZone®技术,是尺寸最小、能效最高的处理器。小型嵌入式应用对芯片的安全性能有严格要求,基于ARMv8-M基线架构的Cortex-M23处理器则是最佳解决方案。

本文中,我将带各位领略全新Cortex-M23处理器的强大特色:


Cortex-M23最重要的特色是加入了TrustZone安全基础技术

极紧凑的架构与布线

强化的调试纠错和追溯能力(对开发商的生产力提高至关重要)

存储保护单元获得改善(该单元定义软件组件的访问许可,全新设计提升编程的效率,重新定义存储区域)

新增多条增强性能的指令

1. 为ARMv8-M量身打造的TrustZone技术:安全实现的基础


TrustZone技术为ARMv8-M度身优化,可以在每一台搭载Cortex-M23处理器的设备上以硬件形式实现可信软件和非可信软件强制隔离。因此,采用TrustZone,设计师只需一个处理器就可以设计嵌入式应用,此前则必须使用多个处理器才能在可信区域和非可信区域之间实现物理隔离。仅需Cortex-M23处理器,既可出色实现多项安全需求,如设备识别管理、高价值固件保护、软件认证、安全根等等。

采用TrustZone技术的Cortex-M23处理器具备以下两种安全状态:


安全状态 – 可以访问安全和非安全资源(存储、周边设备等)
非安全状态 – 只可访问非安全资源

两种安全状态下的代码执行转换和代码访问均由硬件监管,最大限度地降低转换管理成本并保证确定性——这也是所有Cortex-M处理器的标志性功能。

2. 紧凑二阶布线处理器


Cortex-M23是一款简单的二阶布线冯诺依曼处理器(Von Neumann processor),但却足以支持全套ARMv8-M基线指令集。熟悉Cortex-M0+的用户一定可以迅速指出Cortex-M23使能效最大化的众多相似特色:WFI(等待中断)/WFE(等待事件)和睡眠/深度睡眠模式、退出时睡眠、SysTick定时器和选配的单循环IO等。

指令集共包含80条左右的拇指指令,其中大多数都是16位指令(为了尽可能提高代码的紧凑度),但仍有一些为了提升效率而设置的32位指令。Cortex-M23支持所有的ARMv6-M指令,以帮助设计师轻而易举地将代码从Cortex-M0和Cortex-M0+处理器转移至Cortex-M23。此外ARMv8-M基线指令集中还加入了多条新指令以提升条件运算、互斥访问、硬件划分运算和即时移动的效率。

3. 强化的调试纠错与追溯能力


仅凭一台高效安全的32位处理器,尚无法成功实现字段部署,软件开发的成本通常超过生产和硬件IP的总和。Cortex-M23引入更多可配置的硬件断点和数据观测点,对比其他ARMv6-M处理器,可以助设计师更轻松地实现软件开发与调试。除了Cortex-M0+ 处理器中也配置的微型跟踪缓冲器(MTB),Cortex-M23还包括选配的嵌入式跟踪宏单元(ETM)。有了这些选配功能,设计师可以自行判断,究竟选择更加丰富全面的指令追溯能力;还是性价比更高、更加精简的指令追溯能力。

4. 用于任务隔离的存储保护单元


Cortex-M23还包括选配存储保护单元(MPU),基于全新PMSAv8架构打造,设计师使用起来非常方便。它可以在安全和非安全状态的任何一个状态下最多“保护”16个区域。每个区域都有一个基础地址、结束地址、访问许可和存储属性设置。在多任务环境下,操作系统可以在任务情境切换的过程中重新编程MPU,定义每个任务的存储许可,比如允许应用任务访问全部或部分应用数据和特定的周边设备。通过保护许可之外的数据免遭污染,并阻止未授权来源访问许可之外的周边设备,该MPU可以显著提升系统可靠性。


QQ图片20170111130636.png


更易设置的存储区域

Cortex-M23的存储保护架构采用基线和限值比较器,用以定义存储区域,而此前使用的是二次方尺寸对齐比较器。这项改进简化了软件研发的复杂程度,而且在某些情况下,当区域尺寸不是完美的二次方尺寸时,还能减少存储浪费。

5. 全新ARMv8-M基线指令


对比ARMv6-M,Cortex-M23加入了许多全新指令,但丝毫没有折损Cortex-M系列处理器的超高能效。大多数新指令(除用于安全拓展外)都继承自ARMv7-M的架构指令集,进一步拓展Cortex-M23的功能,并与Cortex-M0+ 处理器形成鲜明区分。

5.1安全拓展


ARMv8-M采用的TrustZone安全技术为基线指令集补充了全新指令,包括安全网关(SG)、非安全支路(BXNS、BLXNS)以及测试目标(TT)指令。欲知详情,请参阅Yiu撰写的《ARMv8-M 架构介绍》。

5.2 仅执行代码生成


对仅执行(Execute-Only)代码存储区的支持也获得改善,新增加的即时移动指令(从ARMv7-M继承的MOV/MOVT)可以在仅执行代码中生成即时数据,让设计师仅凭2条指令便能生成32位值,且无需运行实际负载。

5.3代码优化


条件比较和支路指令(从ARMv7-M继承的CBNZ/CBZ)可以提高多项条件控制代码序列的性能。长偏移即时支路(从ARMv7-M继承的)可以将支路指向遥远的目标地址;硬件整数划分指令(从ARMv7-M继承的SDIV/UDIV)则可以减少除法运算的处理循环。

5.4排斥存取


Cortex-M23还从ARMv7-M继承了负载和储存的专用指令,提升Cortex-M23在多核系统中的一贯性,确保多个处理器以同样的机制处理信号。此外,为了对C11/C++11提供稳定支持,Cortex-M23还新增ARMv8-A(Thumb 32版本)的负载获取与储存释放指令,并包括这些指令的排斥存取变种。

关键字:ARM  Cortex  处理器 引用地址:ARM Cortex-M23处理器的五大特色

上一篇:ARM发布M33处理器白皮书 具五大优势
下一篇:MCU产业“钱”景向好 进入市场可用哪些招式?

推荐阅读最新更新时间:2024-03-16 15:30

Cortex-M3的次声波输气管道泄漏检测系统
引言 随着管道运输在天然气集输系统中所占的比重日益增大,由于管道占压、腐蚀、老化及盗气引起的管道泄漏情况也严重威胁输气管道系统的安全正常运行。能及时检测出管道泄漏情况并对泄漏位置进行及时定位,可以最大限度地减少经济损失和环境污染。目前,国内外有很多方法对油气输送管道进行泄漏检测。根据检测媒介的不同可分为直接检测法和间接检测法。直接检测法主要靠人工巡线,通过观察泄漏时表露出地表的痕迹和散发出的气味等进行判断;间接检测法就是根据泄漏引起管道内压力、流量、声音等的变化进行检测。直接检测法工人的劳动强度过大,且在北方由于冰雪覆盖等环境的原因大大增加巡线的难度。间接检测法最常用的是负压波法和瞬态模型法,负压波法对液体的效果比较明显,而对
[单片机]
<font color='red'>Cortex</font>-M3的次声波输气管道泄漏检测系统
可“商用”量子计算机问世,IBM开发出的最强大量子处理器
众所周知,量子计算机依据一套完全不同于经典计算机的量子力学法则运行。经典计算机中的比特为0或1,基于此进行二进制运算。在神奇的“叠加态”加持下,量子比特却可以同时是0和1,正如薛定谔那只著名的又生又死的猫。在理想状态下,50个量子比特一次可以进行2的50次方次运算,这已经是个天文数字。 换言之,超导量子计算系统通常需要更多的量子比特来保护用于计算的量子比特,量子比特的质量与数量同样重要。正因如此,谷歌虽然早在2018年3月就发布过一款由72比特组成的量子处理器,但当时并未突破量子霸权。 此外,美国IBM公司和一些初创企业也在提供所谓的量子计算服务,但它们只能在特定问题上表现出相对于一般计算机的优势,无法击败最强超算。
[嵌入式]
英特尔拟推第三款酷睿2芯片 保持对AMD高压
12月20日消息 近日,英特尔宣布于明年1月推出第三款四核处理器,在下一代处理器之战中继续保持对AMD的高压态势。 据悉,明年1月8日,在拉斯维加斯举行的CES展会上,英特尔将推出面向高端台式机的酷睿2四核芯片。今年11月,英特尔推出了四核至强5300服务器芯片和酷睿2 Extreme QX6700游戏芯片。 四核芯片与传统的单芯片相比,能处理多个复杂的任务,运算速度提高几倍,在服务器和工作平台这种芯片最受欢迎,诸如数码媒体产品和高端游戏机。 英特尔计划进一步扩大这种芯片的使用范围,向主流用户群扩散,尽管其仍将关注于娱乐、游戏和多媒体领域。从长远看,英特尔将把多核芯片用在数码家庭、办公室、手机和企业市场等技术平台。 英特尔希望
[焦点新闻]
ARM异常(Exceptions)的理解
所有的系统引导程序前面中会有一段类似的代码,如下: .globl _start ;系统复位位置 _start: b reset ;各个异常向量对应的跳转代码 ldr pc, _undefined_instruction ;未定义的指令异常 ldr pc, _software_interrupt ;软件中断异常 ldr pc, _prefetch_abort ;内存操作异常 ldr pc, _data_abort
[单片机]
传闻Intel Arrow Lake处理器将放弃20A节点 改用台积电3nm工艺
英特尔的下一代 Arrow Lake CPU 原本将是第一个基于 20A 工艺节点构建的 CPU,但据称这些计划已经改变,因为该公司现在专注于使用台积电的 3nm 节点。有传言称英特尔可能已经放弃了 20A 工艺节点,该节点将在下一代 Arrow Lake CPU 的开发中发挥重要作用。 第一个传闻来自 Twitter 网友@Xinoassassin1,他表示英特尔可能会放弃 20A,转而采用台积电的 3nm 节点。 有人指出,台积电的 N3B 节点正在讨论成为 Arrow Lake 的潜在候选节点,Arrow Lake 是台积电 3nm 工艺节点的基准版本,已于 2022 年下半年投入生产。 台积电3nm产品路线图还包括N
[嵌入式]
传闻Intel Arrow Lake<font color='red'>处理器</font>将放弃20A节点 改用台积电3nm工艺
Azure ARM (11) ARM模式下,创建虚拟机并配置负载均衡器
  在前几章中,我们做了准备工作:   1.创建ARM Resouce Group,叫LeiResourceGroup   2.创建ARM Storage Account,叫leistorageaccount   3.创建ARM Virtual Network,叫LeiARMVNet   在本章中,笔者将介绍如何在ARM模式下,创建虚拟机VM。主要分为以下几步:   1.创建第一台ARM VM LeiARMWeb01,Azure会自动创建一个网卡NIC。我们可以制定这个ARM VM是否有固定PIP地址,记住要设置Availability Set   2.快速创建第2台ARM VM LeiARMWeb02,记住要设置Avai
[单片机]
Azure <font color='red'>ARM</font> (11) <font color='red'>ARM</font>模式下,创建虚拟机并配置负载均衡器
基于ARM的非特定人语音识别系统的设计方案
  0 引言   语音交互是人类交流和交换信息中最便捷的手段和最重要的媒体,长久以来,人们都希望找寻一种新的途径解决人类与机器的交互方式,希望机器设备能够“听”懂人类的语音信息进行交互,识别其含义并响应、从而做出相应动作,这样的交互方式更能被使用者接受,取代原有的键盘、按钮、开关等传统交互方式,基于非特定人的语音识别技术已然成为人机交互新方式的一个重要发展方向和研究热点。   语音信号的识别涉及众多学科知识体系,与计算机、语言学、通信、数理统计、信号处理和人工智能等学科都有着密切的关系,由于语音信号具有信息量大、不确定性、动态性和连续性的特点,在语音信号的预处理、特征提取等阶段处理数据量非常大,对软件的处理算法和硬件的处理能力
[单片机]
基于<font color='red'>ARM</font>的非特定人语音识别系统的设计方案
魅族MX4 Pro处理器曝光:三星Exynos 5430
     魅族MX4 Pro处理器曝光   三星Exynos 5430是一款基于20纳米HKMG工艺的芯片,内置四个高性能的Cortex-A15核心和四个低功耗Cortex-A7核心,GPU为Mali-T628MP6。该芯片曾在三星Galaxy Alpha上采用,与Note 4上使用的Exynos 5433性能相差不大。  新浪手机讯 11月18日上午消息,在魅族科技11.19发布会前夕,魅族MX4 Pro的处理器信息被曝光,来自于国外媒体PhoneArena的消息称,MX4 Pro将搭载三星Exynos 5430八核处理器。   近期,3D图形测试软件GFXBench网站曝光了过魅族MX4 Pro的配置信息,该机采用
[手机便携]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved