STM32-NVIC中断管理实现[直接操作寄存器]

    cortex-m3支持256个中端，其中包含了16个内核中断，240个外部中断。stm32只有84个中断，包括16个内核中断和68个可屏蔽中断。stm32f103上只有60个中断，f107上才有68个中断。

    中断是stm32很基础的一个功能，学会使用中断，才可以更好的使用其他的外设。理解stm32的中断，必须要先从stm32的中断优先级分组是怎么回事。要理解优先级分组，就要先理解什么是先占优先级，和次占优先级。  

    先占优先级的概念等同于51单片机中的中断。假设有两中断先后触发，已经在执行的中断先占优先级如果没有后触发的中断 先占优先级更高，就会先处理先占优先级高的中断。也就是说又有较高的先占优先级的中断可以打断先占优先级较低的中断。这是实现中断嵌套的基础。

    次占优先级只在同一先占优先级的中断同时触发时起作用，先占优先级相同，则优先执行次占优先级较高的中断。次占优先级不会造成中断嵌套。 如果中断的两个优先级都一致，则优先执行位于中断向量表中位置较高的中断。

还需要注意的一点是 这里的中断优先级 高是指  是指是否更接近0级，0级优先级是最高的。

那么最低的优先级可以是多少？这就涉及了优先级分组的概念。 stm32 通过一个中断向量控制器（NVIC），来分配先占优先级和次占优先级的数量。

arm cortex-m3 内核中拥有一个3位宽度的的PRIGROUP数据区，用来指示一个8位数据序列中的小数点的位置从而表示中断优先级的分组。

举个例子可以更好的理解： 如果PRIGROUP 数据位000  即为0  说明8位数据序列中小数位置在第1位的左边  为xxxxxxx.y   用于表示中断优先级的分组的含义就是   用7位的数据宽度来表示  先占优先级的数量 即为128  用1位的数据宽度来表示 次占优先级数量 即为 2 

所以arm cortex-m3中有2的三次方 即为8个优先级分组 。 

但是stm32中只有5个优先级分组，表示方法略有不同

    MDK中定义的中断相关的寄存器结构体为：

typedef struct

{

  vu32 ISER[2];

  u32  RESERVED0[30];

  vu32 ICER[2];

  u32  RSERVED1[30];

  vu32 ISPR[2];

  u32  RESERVED2[30];

  vu32 ICPR[2];

  u32  RESERVED3[30];

  vu32 IABR[2];

  u32  RESERVED4[62];

  vu32 IPR[15];

} NVIC_TypeDef;

ISER[2]:中断使能寄存器组

stm32可屏蔽中断共有60个，这里用了两个32位的寄存器，可以表示64个中断。stm32只用了前60位。 若要使能某个中断，则必须设置相应的ISER位为1。

具体每一位对应的中断关系如下：（参见 MDK下的 stm32f10x_nvic.h）

#define WWDG_IRQChannel              ((u8)0x00)  /* Window WatchDog Interrupt */

#define PVD_IRQChannel               ((u8)0x01)  /* PVD through EXTI Line detection Interrupt */

#define TAMPER_IRQChannel            ((u8)0x02)  /* Tamper Interrupt */

#define RTC_IRQChannel               ((u8)0x03)  /* RTC global Interrupt */

#define FLASH_IRQChannel             ((u8)0x04)  /* FLASH global Interrupt */

#define RCC_IRQChannel               ((u8)0x05)  /* RCC global Interrupt */

#define EXTI0_IRQChannel             ((u8)0x06)  /* EXTI Line0 Interrupt */

#define EXTI1_IRQChannel             ((u8)0x07)  /* EXTI Line1 Interrupt */

#define EXTI2_IRQChannel             ((u8)0x08)  /* EXTI Line2 Interrupt */

#define EXTI3_IRQChannel             ((u8)0x09)  /* EXTI Line3 Interrupt */

#define EXTI4_IRQChannel             ((u8)0x0A)  /* EXTI Line4 Interrupt */

#define DMA1_Channel1_IRQChannel     ((u8)0x0B)  /* DMA1 Channel 1 global Interrupt */

#define DMA1_Channel2_IRQChannel     ((u8)0x0C)  /* DMA1 Channel 2 global Interrupt */

#define DMA1_Channel3_IRQChannel     ((u8)0x0D)  /* DMA1 Channel 3 global Interrupt */

#define DMA1_Channel4_IRQChannel     ((u8)0x0E)  /* DMA1 Channel 4 global Interrupt */

#define DMA1_Channel5_IRQChannel     ((u8)0x0F)  /* DMA1 Channel 5 global Interrupt */

#define DMA1_Channel6_IRQChannel     ((u8)0x10)  /* DMA1 Channel 6 global Interrupt */

#define DMA1_Channel7_IRQChannel     ((u8)0x11)  /* DMA1 Channel 7 global Interrupt */

#define ADC1_2_IRQChannel            ((u8)0x12)  /* ADC1 et ADC2 global Interrupt */

#define USB_HP_CAN_TX_IRQChannel     ((u8)0x13)  /* USB High Priority or CAN TX Interrupts */

#define USB_LP_CAN_RX0_IRQChannel    ((u8)0x14)  /* USB Low Priority or CAN RX0 Interrupts */

#define CAN_RX1_IRQChannel           ((u8)0x15)  /* CAN RX1 Interrupt */

#define CAN_SCE_IRQChannel           ((u8)0x16)  /* CAN SCE Interrupt */

#define EXTI9_5_IRQChannel           ((u8)0x17)  /* External Line[9:5] Interrupts */

#define TIM1_BRK_IRQChannel          ((u8)0x18)  /* TIM1 Break Interrupt */

#define TIM1_UP_IRQChannel           ((u8)0x19)  /* TIM1 Update Interrupt */

#define TIM1_TRG_COM_IRQChannel      ((u8)0x1A)  /* TIM1 Trigger and Commutation Interrupt */

#define TIM1_CC_IRQChannel           ((u8)0x1B)  /* TIM1 Capture Compare Interrupt */

#define TIM2_IRQChannel              ((u8)0x1C)  /* TIM2 global Interrupt */

#define TIM3_IRQChannel              ((u8)0x1D)  /* TIM3 global Interrupt */

#define TIM4_IRQChannel              ((u8)0x1E)  /* TIM4 global Interrupt */

#define I2C1_EV_IRQChannel           ((u8)0x1F)  /* I2C1 Event Interrupt */

#define I2C1_ER_IRQChannel           ((u8)0x20)  /* I2C1 Error Interrupt */

#define I2C2_EV_IRQChannel           ((u8)0x21)  /* I2C2 Event Interrupt */

#define I2C2_ER_IRQChannel           ((u8)0x22)  /* I2C2 Error Interrupt */

#define SPI1_IRQChannel              ((u8)0x23)  /* SPI1 global Interrupt */

#define SPI2_IRQChannel              ((u8)0x24)  /* SPI2 global Interrupt */

#define USART1_IRQChannel            ((u8)0x25)  /* USART1 global Interrupt */

#define USART2_IRQChannel            ((u8)0x26)  /* USART2 global Interrupt */

#define USART3_IRQChannel            ((u8)0x27)  /* USART3 global Interrupt */

#define EXTI15_10_IRQChannel         ((u8)0x28)  /* External Line[15:10] Interrupts */

#define RTCAlarm_IRQChannel          ((u8)0x29)  /* RTC Alarm through EXTI Line Interrupt */

#define USBWakeUp_IRQChannel         ((u8)0x2A)  /* USB WakeUp from suspend through EXTI Line Interrupt */

#define TIM8_BRK_IRQChannel          ((u8)0x2B)  /* TIM8 Break Interrupt */

#define TIM8_UP_IRQChannel           ((u8)0x2C)  /* TIM8 Update Interrupt */

#define TIM8_TRG_COM_IRQChannel      ((u8)0x2D)  /* TIM8 Trigger and Commutation Interrupt */

#define TIM8_CC_IRQChannel           ((u8)0x2E)  /* TIM8 Capture Compare Interrupt */

#define ADC3_IRQChannel              ((u8)0x2F)  /* ADC3 global Interrupt */

#define FSMC_IRQChannel              ((u8)0x30)  /* FSMC global Interrupt */

#define SDIO_IRQChannel              ((u8)0x31)  /* SDIO global Interrupt */

#define TIM5_IRQChannel              ((u8)0x32)  /* TIM5 global Interrupt */

#define SPI3_IRQChannel              ((u8)0x33)  /* SPI3 global Interrupt */

#define UART4_IRQChannel             ((u8)0x34)  /* UART4 global Interrupt */

#define UART5_IRQChannel             ((u8)0x35)  /* UART5 global Interrupt */

#define TIM6_IRQChannel              ((u8)0x36)  /* TIM6 global Interrupt */

#define TIM7_IRQChannel              ((u8)0x37)  /* TIM7 global Interrupt */

#define DMA2_Channel1_IRQChannel     ((u8)0x38)  /* DMA2 Channel 1 global Interrupt */

#define DMA2_Channel2_IRQChannel     ((u8)0x39)  /* DMA2 Channel 2 global Interrupt */

#define DMA2_Channel3_IRQChannel     ((u8)0x3A)  /* DMA2 Channel 3 global Interrupt */

#define DMA2_Channel4_5_IRQChannel   ((u8)0x3B)  /* DMA2 Channel 4 and DMA2 Channel 5 global Interrupt */

系统中断这里没有申明，所以导致一些系统中断无法使用，比如 systick的中断 这个在 stm32上最方便的定时器Systick[操作寄存器+库函数] 已经做了分析 

ICER[2]:中断清除寄存器组

结构同ISER[2]，但是作用相反。 中断的清楚不是通过向ISER[2]中对应位写0实现的，而是在ICER[2]对应位写1清除的。

ISPR[2]:中断挂起控制寄存器组

每一位对应的中断和ISER是一样的。通过置1来挂起正在进行的中断，而执行同级或者更高级别的中断。

ICPR[2]:中断解挂寄存器组

结构和ISPR[2]相同，作用相反。置1将相应中断解挂。

IABR[2]:中断激活标志位寄存器组

中断和ISER[2]对应，如果为1，则表示该位所对应的中断正在执行。这是只读寄存器，由硬件自动清零。

IPR[15]:中断优先级控制的寄存器组

IPR寄存器组由15个32位寄存器组成。每个可屏蔽的中断占用8位，这样可以表示的可屏蔽中断为 15*4 =60个。而每个可屏蔽中断占用的8位并没有全部使用，而是只使用了高4位。这4位又分为抢占优先级和子优先级。抢占优先级在前，子优先级在后。而这两个优先级各占几位又要根据SCB->AIRCR中中断分组的设置来决定。

IPR寄存器描述：

stm32将中断分为5组，组0~4. 该分组由SCB->AIRCR寄存器的[10:8]三位来定义。具体关系如下：

中断管理实现如下：

//设置向量表偏移地址

//NVIC_VectTab:基址

//Offset:偏移量

void Nvic_SetVectorTable(u32 NVIC_VectTab, u32 Offset)     

{ 

      //检查参数合法性

    assert_param(IS_NVIC_VECTTAB(NVIC_VectTab));

    assert_param(IS_NVIC_OFFSET(Offset));       

    SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//设置NVIC的向量表偏移寄存器

    //用于标识向量表是在CODE区还是在RAM区

}

//设置NVIC分组

//NVIC_Group:NVIC分组 0~4 总共5组 

void Nvic_PriorityGroupConfig(u8 NVIC_Group)     

{ 

    u32 temp,temp1;      

      //配置向量表                  

    #ifdef  VECT_TAB_RAM

        Nvic_SetVectorTable(NVIC_VectTab_RAM, 0x0);

    #else   

        Nvic_SetVectorTable(NVIC_VectTab_FLASH, 0x0);

    #endif

    temp1=(~NVIC_Group)&0x07;//取后三位

    temp1<<=8;

    temp=SCB->AIRCR;  //读取先前的设置

    temp&=0X0000F8FF; //清空先前分组

    temp|=0X05FA0000; //写入钥匙

    temp|=temp1;       

    SCB->AIRCR=temp;  //设置分组   

}

//设置NVIC 

//NVIC_PreemptionPriority:抢占优先级

//NVIC_SubPriority       :响应优先级

//NVIC_Channel           :中断编号

//NVIC_Group             :中断分组 0~4

//注意优先级不能超过设定的组的范围!否则会有意想不到的错误

//组划分:

//组0:0位抢占优先级,4位响应优先级

//组1:1位抢占优先级,3位响应优先级

//组2:2位抢占优先级,2位响应优先级

//组3:3位抢占优先级,1位响应优先级

//组4:4位抢占优先级,0位响应优先级

//NVIC_SubPriority和NVIC_PreemptionPriority的原则是,数值越小,越优先

void Nvic_Init(u8 NVIC_PreemptionPriority,u8 NVIC_SubPriority,u8 NVIC_Channel,u8 NVIC_Group)     

{ 

    u32 temp;    

    u8 IPRADDR=NVIC_Channel/4;  //每组只能存4个,得到组地址 

    u8 IPROFFSET=NVIC_Channel%4;//在组内的偏移

    IPROFFSET=IPROFFSET*8+4;    //得到偏移的确切位置

    Nvic_PriorityGroupConfig(NVIC_Group);//设置分组

    temp=NVIC_PreemptionPriority<<(4-NVIC_Group);      

    temp|=NVIC_SubPriority&(0x0f>>NVIC_Group);

    temp&=0xf;//取低四位

    if(NVIC_Channel<32)NVIC->ISER[0]|=1<

    else NVIC->ISER[1]|=1<<(NVIC_Channel-32);    

    NVIC->IPR[IPRADDR]|=temp<

}