ARM、FPGA与可编程模拟电路设计的单芯片技术综合应用

发布者:火星叔叔最新更新时间:2018-02-18 来源: eefocus关键字:ARM  FPGA  可编程模拟电路  单芯片技术 手机看文章 扫描二维码
随时随地手机看文章

    如果世上真的有典型或者通用的嵌入式系统应用,主流半导体公司的产品目录一定会薄很多。现在设计人员不仅要从多种处理器架构中进行选择(大多数嵌入式系统设计都以处理器内核为中心),而且外设、通信端口和模拟功能组合的选择几乎无限。而这正好指出了嵌入式应用的多样性所带来的问题:尽管有如此多的标准端口可供选择,却很少有设计人员能够最终实现单芯片解决方案。他们的选择往往都是微控制器加大量辅助芯片,其中常常包括一些用以提供微控制器所缺乏的特定逻辑功能的可编程逻辑,和作为实际信号接口的模拟IC。     


    设计人员极少实现单芯片解决方案,原因之一在于他们只能在有限的预定义功能组合中作出选择。其它原因还包括应对设计变化的灵活性:功能与初始规格的匹配越精确,往后在项目进展过程中能够适应不断变化的要求的空间就越小。然而,一旦解决方案要采用多芯片来实现,设计安全性的问题就凸显出来了。由于芯片间布线板级暴露,而且MCU代码和/或FPGA配置数据没有加密,整个设计便很容易被盗版。

   3

     

    而随着Actel SmartFusion器件的推出,设计人员现在可以使用单芯片解决方案来提供期盼已久的可编程逻辑、可编程模拟电路与一个功能强大的业界领先32位架构微控制器内核的结合。最重要的是,有一个同样全面的工具链支持该器件的广泛灵活性(模拟和数字功能均可定制)与ARM Cortex-M3处理器的软件可编程性相结合。     

    

    F2: SmartFusion中的可编程模拟模块(包括:精度为1%的ADC和DAC、多达3个采样频率为600 Ksps的12位ADC、最多三个12位第一阶sigma delta DAC、 最多10个50 ns高速比较器以及集成多种温度、电压和电流监控功能。)

    爱特(Actel)公司在非易失性闪存工艺方面的战略性投资,带来了是三项截然不同的技术的整合。其优势相当明显:快闪编程器件把它的可编程逻辑配置数据和微控制器程序代码永久性存储在片上,因此它能上电即用,而不必等待从邻近的EEPROM 装载配置数据。而这也大大有助于解决知识产权(IP)安全性问题,因为配置数据不再因器件间的传送而暴露,从而避免被中途截取或被盗。更进一步的保护是出厂保护,即闪存一旦被编程就会被永久性锁定以防止被读取,这就是Actel器件上的FlashLOCk功能。此外,由于基于快闪的IC可对小批量器件进行编程,或是在制造过程的最后期在系统内对器件编程,故而适合众多中小型生产规模的典型嵌入式设计。     

    这种硅工艺技术还有其它的优点。相比纯逻辑CMOS工艺,快闪需要高电压来编程和擦除,故内置有高模拟电压电平的监控能力。爱特采用的工艺可实现片上模块间的隔离(通过一种三阱结构),允许模拟和数字模块并排放置,却又彼此互不干扰。尽管这是一个混合信号环境,模拟功能仍能够保持出色的偏移和噪声等参数规格。    5

     

    F3: 微控制器子系统

        在模拟能力方面,SmartFusion器件带有多达3个12位逐次逼近(SAR) 模数转换器(ADC),支持全分辨率500 Ksps工作。其中每个ADC都有一个对应的第一阶1位sigma-delta 数模转换器(DAC),而且具有500 Ksps的更新速度和高效的12位分辨率。它还有一个新的可编程元件,就是信号调节模块(SCB)。SCB由精确的高压监控器、电流监控器、温度监控器以及高速(50 ns)比较器组成。高压监控器,亦即有源双极型预定标调节器(ABPS),能够提供从-11.5V到+14V的电压监控能力。专门设计的电流监控器通过放大外接低阻值感测电阻上的电压降来实现检测电流;而温度监控器则通过外接二极管来实现检测温度。     

    所有这些模拟功能性在功能性配置和参数值方面都是完全可编程的,并拥有一个基于图形用户界面(GUI)的软件环境,以及众多用于板上FPGA配置的设计工具。

        SmartFusion器件包含有多达500k可编程逻辑门电路,与基于快闪的 ProASIC3 FPGA器件系列一样。这个逻辑电路支持350 MHz的系统性能,内置容量高达108 Kb的 SRAM,并拥有大量工作频率高至350 MHz的数字I/O,支持LVDS、LVPECL、PCI/PCI-X等接口标准,可驱动高达24mA的电流。设计选择包括爱特的HDL(硬件描述语言)工具链、Libero集成设计环境,可以硬件创建逻辑功能,或者是在GUI以拖放式(drag-and-drop)操作创建设计。这种方法可快速输入预定义的IP模块,这些模块可能是源于以前设计的复用元件,或者是爱特提供的函数库内的函数,也可能是第三方供应商提供的IP。 

5


  这些芯片上除了一个基于ARM Cortex-M3的微控制器子系统之外,还有众多完全可配置逻辑和模拟功能。

  相比分立IC,逻辑和线性模块能够提供不折不扣的高性能,同样地,ARM Cortex-M3处理器也是一种全功能全规格的实现方案。它是一种已获全面集成的功能性模块——是一个“硬”核,而不是在FPGA逻辑部件上编程的“软”版本。系统运行时钟频率高至100 MHz,性能可达 125 DMIPS,并带512 KB 的闪存和64 KB 的 SRAM。它的功能强大,足以运行复杂的算法,比如精度电机控制,或者甚至好几个电机的多轴控制。另外,在系统管理应用中,它能够管理电压监控、定序(sequencing)、风扇控制及相关“系统内务管理”等多项任务,同时仍有充足的容量来运行更高的用户应用级任务。作为一个全功能的ARM Cortex-M3设计,它还带有一系列外设,包括10/100 以太网 MAC 和其它接口,比如SPI、I2C和UART等。混合信号I/O 线运行频率高达180 MHz,可驱动6 mA的电流。其它微控制器工程人员常用的功能还包括实时时钟、看门狗定时器、8路DMA控制器和外部存储控制器(用于额外的代码或数据的存储)。为了最大效率地使用硅面积,这套外设也是“硬连线的”,但设计人员能够通过使用邻近的可编程逻辑来对之进行扩展和调整。ARM Cortex-M3 处理器经由相同的5层AHB 总线矩阵结构与FPGA 结构紧密连接,片上外设连接性能带宽高达16 Gbps。

  如上所述,SmartFusion架构的处理能力显而易见。此外,SmartFusion架构的灵活性优势还体现在以下事实中:许多前端处理任务根本不需要调用ARM Cortex-M3处理器。与其它片上元件一样,模拟计算引擎(ACE)也是一个全新的概念。ACE是一个半自治模块,可在无需ARM Cortex-M3处理器干预下执行扩展模拟预处理和后处理任务,比如信号采集的采样和排序。

  这个新的器件系列可为嵌入式系统设计人员提供真正的单芯片工具,其在硬件方面完全可配置,软件方面完全可编程,并充分利用了ARM架构能够支配的所有代码设计资源。这些芯片还附带有一整套工具,可以为软件代码编写人员、模拟接口设计人员和RTL编程人员等提供一个熟悉的环境,而且能够在这些技术人员向完整的FPGA、ARM和模拟领域拓展时予以他们支持。


关键字:ARM  FPGA  可编程模拟电路  单芯片技术 引用地址:ARM、FPGA与可编程模拟电路设计的单芯片技术综合应用

上一篇:利用U-Boot作为系统bootloader实现uClinux向S3C44B0的移植
下一篇:ARM内核的移植实例介绍

推荐阅读最新更新时间:2024-03-16 15:55

ARM架构之异常与中断
ARM920T架构中有7中运行模式: 1.用户模式(user) 2.快中断模式(fiq) 3.中断模式(irq) 4.超级用户模式(svc) 5.中止模式(abt) 6.系统模式(sys) 7.未定义模式(und) ARM在处理异常和中断的时候都会到中断向量表中寻找相对应的异常与中断处理程序地址,通过跳转指令去执行相关的异常与中断的处理程序。 在ARM检测到异常或中断时,系统会进入相对应的运行模式,如中断进入IRQ模式,具体进入什么中断可以通过读取CPSR寄存器的值来判断。在进入相关的运行模式中,各个模式都有自己专属的寄存器,不同于通用寄存器,这些是只有进入该模式才有的寄存器,所以在进入异常中断处理程序之前,要保存除了专用
[单片机]
<font color='red'>ARM</font>架构之异常与中断
基于模块化设计方法实现FPGA动态部分重构
  随着可编程技术的不断发展,FPGA被广泛应用于电子设计的各个领域。新的设计思想和设计方法也被不断的提出和应用,如FPGA的动态部分重构技术。所谓动态重构是指对于时序变化的数字逻辑系统,其时序逻辑的发生,不是通过调用芯片内不同区域不同逻辑资源的组合来实现,而是通过对具有专门缓存逻辑资源的FPGA,进行局部和全局芯片逻辑的动态重构而快速实现。动态可重构FPGA器件在编程结构上应具有专门的特征,其内部逻辑块和内连线的改变可以通过读取不同的配置比特流文件来实现逻辑重建。动态部分重构是指重新配置FPGA的部分区域,重构过程中,FPGA其余部分的工作状态不受影响。此方式减小了重构范围和单元数目,从而大大缩短了FPGA的重构时间。   应
[嵌入式]
基于模块化设计方法实现<font color='red'>FPGA</font>动态部分重构
满足FPGA电源设计需求的DC/DC转换器
需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现,而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势,但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。 利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成:设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成,不是通过利用电脑辅助设计工具创建图形化原理图,就是通过利用Verilog或VHDL等硬件描述语言来描述电路。在捕获设计之后,通过使用电
[嵌入式]
Infinera在DTN-X多太比特分组光传送网平台中选用Altera的28-nm Stratix V FPGA
2010年10月21号,北京——Altera公司(NASDAQ:ALTR)今天宣布,Infinera在其最近发布的DTN-X多太比特分组光传送网(P-OTN)平台上选用了28-nm Stratix® V GX FPGA。Infinera是最近一家在下一代系统中选用性能最好的FPGA的企业。Stratix V GX FPGA所具有的性能和带宽能够满足DTN-X平台100-Gigabit以太网(GbE)线路卡的100-GbE数据量要求。 Infinera合伙人兼首席技术官Drew Perkins评论说:“Infinera通过我们的解决方案不断推动技术的发展。这需要与Altera这类同样站在技术最前沿的企业进行合作。我们在下一代DT
[嵌入式]
基于arm7芯片lpc2138的十六进制转换10进制显示程序
#include LPC213X.H void delay(int x) { while(--x); } void DsipInit() { PINSEL0= 0; PINSEL1|= 0x0 6; IO0DIR |= 0xffff 7; IO0CLR = 0xffff 7; } void Display(unsigned int val) { int k, m; IO0CLR = 0xffff 7; k=((val&(0x0f0)) 4)*16+((val&(0xf00)) 8)*16*16+(val&(0x00f));//16进制转换为10进制数,注意往右移位,
[单片机]
基于<font color='red'>arm</font>7芯片lpc2138的十六进制转换10进制显示程序
ARM学习进阶(3)-ARM芯片焊接
学习完ARM的理论知识,在SmartARM2200开发板上调试了部分实验,终于要进入实践阶段了。当时在设计公司的一个产品时就预留了ARM的设计,现在正好可以用此作为练兵的第一站。 以前公司产品只是使用了SO的芯片,而ARM的LQFP管脚要密许多。看着ARM芯片的细小管脚,我和生产部的同事都没有胆量直接焊接。我在网络上搜索查看了许多与焊接ARM芯片相关的文章(部分摘抄在 焊接与维护 栏目),自己也找了几个废弃的显卡板进行焊接实验,可是效果都不行,管脚的焊锡都分不开。 目前提到的焊接技术有点焊、拖焊和拉焊,工具除电烙铁外还提到松香焊锡膏、松香、酒精,但是看着网文来指导操作似乎没达到预期的效果。于是求助ZLG上海办
[单片机]
ARM嵌入式系统中断向量表的动态配置
摘要:通常32位ARM嵌入式系统的中断向量表是在程序编译前设置好的,每次编写中断程序都要改C程序的汇编启动代码,相当繁琐。本文给出一种配置ARM中断向量表新方法。该方法比通常方法仅增加一条指令执行时间,简便高效,功能完备,向量表在运行时动态生成,C程序可以使用固定向量表的启动代码,并可隐藏起来。 关键词:动态配置 嵌入式系统 ARM 中断向量表 一般32位ARM嵌入式系统的中断向量表是程序编译前设置好的。在编写32位ARM嵌入式系统的中断服务程序、设置和修改ARM体系结构的中断向量表时,常感到相当麻烦,不得不修改汇编代码,对不喜欢使用汇编代码编程的程序员尤其如此。当需要在程序运行过程中动态修改中断向量的程序时会感到更为不便,
[嵌入式]
可重构技术及基于FPGA的可重构智能仪器设计
  传统测试系统由于专用性强、相互不兼容、扩展性差、缺乏通用化、模块化,不能共享 软硬件组成,不仅使开发效率低下,而且使得开发一套复杂测试系统的价格高昂。 目前,传统的分析仪表正在更新换代,向数字化,智能化方向迈进。改变以往由仪器 生产厂家定义仪器功能、用户只能使用的局面,使用户可自定义仪器、根据不同测试需求对 仪器进行重构,已经成为现代测试技术发展的一个重要方面。由于其能够大大减少测试设备 的维修成本、提高资源利用率,可重构仪器技术已引起高度重视。    1 可重构技术   目前对可重构性还没有形成公认的定义。可重构性一般是指在一个系统中,其硬件模块 或(和)软件模块均能根据变化的数据流或控制流对结构和算法进行重新配置(或重
[嵌入式]
可重构<font color='red'>技术</font>及基于<font color='red'>FPGA</font>的可重构智能仪器设计
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved