MSP430系统时钟寄存器详解

1、时钟源说明

ACLK辅助时钟：ACLK是LFXT1CLK（低频时钟源）信号经过1、2、4、8分频得到的。ACLK可由软件选为各个外围模块的时钟信号，一般用于低速外设。

MCLK系统主时钟：MCLK可由软件选择来自LFXT1CLK（低频时钟源）、XT2CLK（高频时钟源）、DCOCLK（数字控制RC振荡器）三者之一，然后经过1、2、4、8分频得到。MCLK主要用于CPU和系统。

SMCLK子系统时钟：可由软件选择来自LFXT1CLK（低频时钟源）和DCOCLK（数字控制RC振荡器），或者、XT2CLK（高频时钟源）和DCOCLK（数字控制RC振荡器）具体由器件决定，，然后经过1、2、4、8分频得到。SMCLK主要用于高速外围模块。

2、系统时钟寄存器说明

SELM.O，SELM.l选择 MCLK 时钟源。

0时钟源为 DCOLCK（默认时钟源）；

1时钟源为DCOCLK ;

2时钟源为LFXTlCLK(对于MSP430Fll/l2X)，

时钟源为XT2CLK(对于MSP430F13/14/15/16X)；

3时钟源为 LFXT1CLK 。

DIVM.O，DlVM.l选择 MCLK 分频。

01分频（默认MCLK=DCOCLK）；

12分频；

24分频；

38分频。

SELS选择 SMCLK 时钟源 。

0时钟源为 DCOCLK（默认肘钟源)；

1时钟源为 LFXTlCLK（对于MSP430Fll/l2X )，

时钟源为 XT2CLK(对于MSP430F13/14/15/16X)。

DIVS.O，DIVS.l选择 SMCLK 分频。

01分频（默认 SMCLK=MCLK)；

12分频；

24分频；

38分频。

DCOR选择 DCO 电阻。

0内部电阻；

1外部电阻。

Puc信号之后，DCOCLK被自动选作MCLK时钟信号，根据需要MCLK的时钟源可以另外设置为 LFXTl或者XT2。设置顺序如下：

（1）复位OscOff；

（2）清除OFIFG；

（3）延时等待至少50us；

（4）再次检查OFlFG，如果仍然置位，则重复（3）、（4）步骤，直到OFIFG=0止。