ATmega48 状态寄存器-电子工程世界

状态寄存器包含了最近执行的算术指令的结果信息。这些信息可以用来改变程序流程以实现条件操作。如指令集所述，所有ALU 运算都将影响状态寄存器的内容。这样，在许多情况下就不需要专门的比较指令了，从而使系统运行更快速，代码效率更高。

在进入中断服务程序时状态寄存器不会自动保存，中断返回时也不会自动恢复。这些工作需要软件来处理。

AVR 中断寄存器 SREG 定义如下：
·Bit 7 – I: 全局中断使能
I 置位时使能全局中断。单独的中断使能由其他独立的控制寄存器控制。如果I 清零，则不
论单独中断标志置位与否，都不会产生中断。任意一个中断发生后I 清零，而执行RETI
指令后I 恢复置位以使能中断。I 也可以通过SEI 和CLI 指令来置位和清零。

·Bit 6 – T: 位拷贝存储
位拷贝指令BLD 和BST 利用T 作为目的或源地址。BST 把寄存器的某一位拷贝到T，而
BLD 把T 拷贝到寄存器的某一位。
·Bit 5 – H: 半进位标志
半进位标志H 表示算术操作发生了半进位。此标志对于BCD 运算非常有用。详见指令集
的说明。
·Bit 4 – S: 符号位, S = N ⊕ V
S 为负数标志N 与2 的补码溢出标志V 的异或。详见指令集的说明。
·Bit 3 – V: 2 的补码溢出标志
支持2 的补码运算。详见指令集的说明。
·Bit 2 – N: 负数标志
表明算术或逻辑操作结果为负。详见指令集的说明。
·Bit 1 – Z: 零标志
表明算术或逻辑操作结果为零。详见指令集的说明。
·Bit 0 – C: 进位标志
表明算术或逻辑操作发生了进位。详见指令集的说明。

关键字：ATmega48 状态寄存器算术指令引用地址：ATmega48 状态寄存器

上一篇：ATmega48 通用寄存器
下一篇：ATmega48 ALU

推荐阅读最新更新时间：2024-11-10 12:00

ATmega48 引脚功能

引脚名称引脚功能说明 VCC 电源正 GND 电源地端口B(PB7..PB0) 端口 B 为 8 位双向 I/O 口，并具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路将拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口 B 保持为高阻态。通过对系统时钟选择位的设定，PB6可作为反向振荡放大器与内部时钟操作电路的输入。通过对系统时钟选择位的设定， PB7 可作为反向振荡放大器的输出。系统使用内部 RC 振荡器时，通过设置 ASSR 寄存器的 AS2 位，可以将 PB7..6 作为异步定时器 / 计数器 2 的输

[单片机]

热门资源推荐
热门放大器推荐

小广播

ATmega48 状态寄存器

设计资源 培训 开发板 精华推荐

设计资源培训开发板精华推荐