处理器架构 (六.1) armv4v5v6 架构参考手册(2.1) 存储金字塔及速度

发布者:温暖微风最新更新时间:2022-09-28 来源: csdn关键字:处理器  架构  速度 手机看文章 扫描二维码
随时随地手机看文章

最新存储金字塔架构

在这里插入图片描述

存储金字塔v1及速度

understanding-arm-documentation

Instruction cycle timings 在 TRM 中 有表述

Size of caches/TLBs 在 TRM 中 有表述


内存金字塔是按照 Ln 划分的

一开始没有 cache

L0 寄存器 访问速度 xns // 比如 ADD{}{S} , , 指令周期为1个时钟周期,如果主频1Ghz,可以1ns就可以搞定.

L1 Main memory 访问速度 100ns


对于Cortex M0 M3 M4的我知道可以在其《技术参考手册》>  程序员模型 >指令集摘要里面查看,但是到了M7,他告诉我去ARM-V7-M的手册中找


为了给大家一个直观的印象,我们把CPU的一个时钟周期看作一秒。

那么,从L0 register 读信息就是1s

从L1 cache读取信息就好像是拿起桌上的一张草稿纸(3秒);

从L2 cache读取信息则是从身边的书架上取出一本书(14秒);

而从主存中读取信息则相当于走到办公楼下去买个零食(4分钟).


L1 L2 L3 cache 就是 On-chip-memory ,  也就是 on-chip-ram

https://www.zhihu.com/question/20075426


DRAM DDR DDR3 DDR4 DDR5


存储金字塔v2及速度

浅谈Cache Memory

高速缓冲存储器 Cache

为什么寄存器比内存快?

CPU,主存,外设I/O读写速度不匹配的解决

每个程序员都应该了解的内存知识-1

让 CPU 告诉你硬盘和网络到底有多慢

如果硬盘速度足够快,内存这东西是不是就可以取消了?

CPU和硬盘的性能相差多少!

Memory Hierarchy-计算机各级存储器速度对比

以上很多资料里面对 write buffer 的描述 是 缓解 对 磁盘的 冲击,但是 arm核心架构中提到的 write buffer 是 环节 对 主存的冲击.


实际情况

CPU register的速度一般小于1ns,主存的速度一般是65ns左右。速度差异近百倍。

因此,上面举例的3个步骤中,步骤1和步骤3实际上速度很慢。


当CPU试图从主存中load/store 操作时,由于主存的速度限制,CPU不得不等待这漫长的65ns时间。


愿景与困难

如果我们可以提升主存的速度,那么系统将会获得很大的性能提升。


如今的DDR存储设备,动不动就是几个GB,容量很大。

如果我们采用更快材料制作更快速度的主存,并且拥有几乎差不多的容量。

其成本将会大幅度上升。我们试图提升主存的速度和容量,又期望其成本很低,这就有点难为人了。


解决方案


因此,我们有一种折中的方法,那就是制作一块速度极快但是容量极小的存储设备。那么其成本也不会太高。这块存储设备我们称之为cache memory。


cache 并不是说 等待 cpu 获取主存数据时才去获取内存数据,而是根据一些策略去获取主存数据.


相当于 cache 一直从 主存拿数据与指令,然后cpu 一直从cache 拿数据与指令.


然后实际性能完全能够


解决方案效果


Cache 的命中率除了与 Cache 的容量有关外,还与地址映象的方式有关。


目前, Cache 存储器容量主要有 256KB 和 512KB 等。这些大容量的 Cache


存储器,使 CPU 访问 Cache 的命中率高达 90 %,大大提高了 CPU 访问


数据的速度,提高了系统的性能。


解决方案优化

在 register 和 主存中间 加一层cache ,命中率可达90%,形成了以下金字塔架构

register

L1 cache

Memory

在  cache 和 主存中间 再加一层cache ,命中率可达98%,形成了以下金字塔架构

register

L1 cache

L2 cache

Memory

现实情况

main memory是磁盘的缓存,cache是main memory的缓存,CPU寄存器是对cache的缓存。

我们读数据的时候,如果需要知道其位置,则可以从 

register ,L1cache ,L2cache, ... ,main Memory, HardDisk

我们写数据的时候,如果需要知道其位置,则可以从 

register ,write_buffer ,cache,main Memory, HardDisk


关键字:处理器  架构  速度 引用地址:处理器架构 (六.1) armv4v5v6 架构参考手册(2.1) 存储金字塔及速度

上一篇:处理器架构 (九) arm soc 文档
下一篇:处理器架构 (九) ARM 及其他架构参考手册包括内容抽象

推荐阅读最新更新时间:2024-11-11 10:14

LG自研Odin八核处理器曝光
    近日韩媒称LG自主研发处理器Odin有四核和八核两个版本,四核主要应用于智能电视,八核处理器则专为智能手机开发。Odin四核处理器是基于Cortex-A15+28nm+Mali-T604,主频2.2GHz。Odin八核处理器可能类似三星的Exynos 5的双四核模式,GPU是Mali-T760。http://t.cn/8kwDk7a
[手机便携]
为AI注入了一个大心脏,Mythic公司模拟矩阵处理器问市
领先的模拟AI处理器公司Mythic日前宣布,公司正式推出业界首款模拟矩阵处理器(Mythic AMP™)M1108 AMP。按照他们的说法,这个新产品的发布预示了AI激动人心的新纪元,因为它首次提供了一种模拟计算解决方案,该解决方案可实现一流的性能和性能,并且其精度可与数字设备媲美。 报道指出,M1108 AMP能为边缘部署提供了无与伦比的可能性,应用市场包括智能家居,AR / VR,无人机,视频监控,智能城市以及工厂车间的自动化。凭借其革命性的技术,M1108 AMP处于AI处理重大新趋势的最前沿。 报道指出,M1108集成了108个AMP tiles ,每个tiles都配有一个Mythic模拟计算引擎(Mythi
[嵌入式]
努比亚Z20:全新拍照旗舰 搭载骁龙855+处理器
努比亚年度旗舰努比亚Z20将于明日(8月8日)正式发布,官方曾表示努比亚Z20将是“王者级摄影旗舰手机”。   就在8月6日,努比亚总经理倪飞刚刚晒出了努比亚Z20的局部渲染图,似乎采用了曲面屏设计。   据悉,努比亚Z20采用了双屏方案,后置三摄像头,支持侧面指纹识别。其主屏尺寸为6.42英寸,分辨率为2340×1080,副屏尺寸为5.1英寸,分辨率为2340×1080,二者均为OLED材质。   核心配置上,努比亚Z20搭载高通骁龙855 Plus旗舰平台,配备6/8/12GB内存+128GB/256GB/512GB存储,后置4800万AI三摄,电池容量为4000mAh。   该机最大的亮点之一是拍照,倪飞介绍,努比亚Z
[手机便携]
ARM9处理器与ARM7处理器比较
  摘要:ARM处理器是世界上最流行的 嵌入式 处理器,广泛应用于个人通信等 嵌入式 领域。ARM7处理器虽然功能强大,但是目前已经开始退出主流应用领域,代替它的是性能更加强大的ARM9系列处理器。介绍了ARM9处理器与ARM7处理器的不同之处,并且给出了 ARM9的应用实例。 ARM9系列处理器是英国ARM公司设计的主流 嵌入式 处理器,主要包括ARM9TDMI和ARM9E-S等系列。本文主要介绍它们与ARM7TDMI的结构以及性能比较。 以手机应用为例,2G手机只需提供语音及简单的文字短信功能,而目前的2.5G和未来的3G手机除了提供这两项功能外,还必须提供各种其他的应用功能。主要包括:(1)无线网络设备:手机上网、电子邮
[嵌入式]
ARM9<font color='red'>处理器</font>与ARM7<font color='red'>处理器</font>比较
内存总线速度
内存总线速度或叫系统总路线速度,一般等同于CPU的外频。内存总线的速度对要,由于内存速度的发,由于内存速度的发展滞后于CPU的发展速度,为了缓解内存带来的瓶颈,所以出现了二级缓存,来协调两者之间的差异,而内存总线速度就是指CPU与二级(L2)高速缓存和内存之间的工作频率。
[嵌入式]
摩托罗拉神秘新机曝光:搭载64位处理器
    随着高通和联发科的64位处理器开始出货,未来一段时间内,采用64位处理器的新机将会迎来大爆发。   日前,外媒在Geekbench数据库中发现了一款来自摩托罗拉的神秘新机,其采用了骁龙410四核1.2GHz处理器(Cortex-A53架构),内置1GB内存,运行Android 4.4.4操作系统。   但遗憾的是,摩托罗拉尚未给该机命名,因此还无法判定该机的具体型号,外媒推测它可能是Moto G或者Moto E的升级版。   由于Android 4.4.4无法开启64位处理器的全部特性,因此外媒表示该机在正式发布时候有望搭载Android 5.0系统,毕竟从该机“TBD”的代号来看,这只是早期工程机,距离正式发布还得
[手机便携]
Elektrobit助力BlackBerry QNX OS构建基于HPC的车辆架构
汽车行业嵌入式和互联软件产品全球供应商,Elektrobit(EB)宣布,EB corbos AdaptiveCore 2 软件现已支持 BlackBerry QNX 软件开发平台 7.1®,用于构建基于高性能计算(HPC)的汽车架构。EB AUTOSAR Adaptive Platform 的一流实现与经过 ISO 26262 ASIL D 认证的 BlackBerry QNX OS 和 Hypervisor 技术相结合,为汽车制造商和一级供应商提供全套的预集成的基础,用于开发满足信息安全要求、同时具备最高功能安全等级的车辆电子控制单元(ECU)。两款产品现均已上线。 EB
[汽车电子]
Elektrobit助力BlackBerry QNX OS构建基于HPC的车辆<font color='red'>架构</font>
马斯克将测试超级高铁:速度可达音速一半
  特斯拉公司、SpaceX CEO埃隆·马斯克(Elon Musk)在上周六宣布,旗下公司升级后的 超级高铁 乘客舱(Pod)很快将进行测试,目标速度将达到音速的一半,然后在1.2公里内完成刹车。下面就随嵌入式小编一起来了解一下相关内容吧。   马斯克在上周六晚间发布推文,介绍了 超级高铁 项目的最新进展。他希望挖掘一条隧道,使用乘客舱以高达700英里(约合1127公里)的时速在城市之间运送乘客。   他表示,在即将进行的测试中,乘坐舱将尝试以一半音速的速度运行,大约为时速381英里(约合613公里),然后在1.2公里内完成刹车。马斯克称,在这么短距离内测试“有些疯狂”,稍有不慎乘坐舱就可能变成废铁,但“仍然令人兴奋”。
[嵌入式]
小广播
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved