下载线的种类很多,用的比较多的有ByteBlaster、ByteBlaster II、ByteBIasterMV、ATMEL ISP线等。其中ByteBlaster线支持的EDA开发下载工具最多,可以用在51、CPLD、FPGA 的下载和可编程逻辑器件的周边设备仿真。一般一条商品下载线售价都在50元以上,原厂的更贵,要100元左右,而自己做一条下载线花费不到20元。适合自己制作的电路图有很多种。下面是一种可以用来对AT89S51和CPLD/FPGA芯片进行烧写的简单ByteBlaster线,如图1所示。
如果是对AT89S51板进行编程,那么LPT接并口,使用25孔电缆将借助DB25针插座与PC机的25针并口插座相连接。IDC10接51板,使用10根线的排线通过10脚IDC插座与51板10脚的IDC插座相连接。 AT89S51与IDC10插座的连接如下表1所示。该接口与ATMEL ISP规范相同。如果原有的AT89S51板子的ISP下载座符合ATMEL ISP规范,那么本电缆不需要做任何修改,直接插上去就可以了。
在新做支持ISP下载功能的A189S51板子的时候要注意的是,最好不要将P115、P1.6、P1.7这3个引脚用来实现板子的逻辑,尤其不要作为外围器件对51芯片的输入端。因为这3个引脚支持ISP下载,而且ISP下载时只需要在VCC端加上+5V的正常工作电压。没有任何与正常工作状态区别的地方,万一其它器件对这3个引脚的写入正好符合ISP的逻辑,那么51的内部的程序就被写乱了。
如果是与CPLD板相连,那么,LPT接PC机并口。IDC10插座通过10脚扁平电缆接CPLD板的JTAG插座。与CPLD连接符合JTAG规范。引脚对应关系如表2所示。
由上面的说明可以知道,在使用ByteBlaster线对51和CPLD/FPAG编程的时候。不需要对接口部分做任何改变,这样使用起来非常方便。
简易PCB图如图3所示。
如果要把74HC4C373塞进25针公头的壳子里面,可以用右面图4的PCB板电路图。
最后,如果调试的电磁环境较好,没什么高频的干扰源,那么去掉电阻 R也是可以用的。如果电磁环境不太好,或者板子的电磁辐射比较高,可以试着在板子的VCC和GND端间加上一个0.1μF的瓷片电容来改善。
关键字:S51 CPLD programmer
引用地址:
S51及CPLD通用下载线,S51 programmer
推荐阅读最新更新时间:2024-11-20 09:44
PDH通信二次群复接器在CPLD中的实现
1 引 言 数字复接就是把两个或两个以上的支路数字信号按时分复接方式合并成单一的合路数字信号。按照各低次群时钟的情况,复接有3种方式:如果各输入支路数字信号相互同步,且与本机定时信号也同步,那么调整单元只需调整相位,这就是同步复接;如果输入支路数字信号不同步且与本机定时信号也异步,那么调整单元就要对各支路信号进行频率和相位的调整,使之成为同步信号,这就是异步复接;如果输入支路数字信号的生效瞬间相对于本机对应的定时信号是以同一标称速度出现,而速度的任何变化都限制在规定的容差范围内,这种就是准同步(PDH)复接 ,本文研究的就是基于CPLD的PDH通信二次群复接器。 2 二次群复接的基本原理 二次群复接就是把4个2 048 kb
[嵌入式]
用CPLD实现单片机读写模块
摘要:介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计,以及Xilinx公司的XC9500系列可编程逻辑器件的开发流程。 关键词:复杂可编程逻辑电路 微处理器 在系统编程 现场可编程门阵列 1 概述 CPLD(复杂可编程逻辑电路)是一种具有丰富的可编程I/O引脚的可编程逻辑器件,具有在系统可编程、使用方便灵活的特点;不但可实现常规的逻辑器件功能,还可实现复杂的时序逻辑功能。把CPLD应用于嵌入式应用系统,同单片机结合起来,更能体现其在系统可编程、使用方便灵活的特点。CPLD同单片机接口,可以作为单片机的一个外设,实现单片机所要求的功能。例如,实现常用的地址译码、锁存器、8255等功能;也可实
[半导体设计/制造]
一种基于CPLD的单片机与PCI接口设计解决方案
0 引言 8位单片机在嵌入式系统中应用广泛,然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线,8位数据端口,而PCI总线2.0规范中,除了有32位地址数据复用AD 外,还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。一种可行的方案就是利用CPLD作为沟通单片机与PCI设备间的桥梁,充分利用CPLD中I/O资源丰富、用户可自定制逻辑的优势,来帮助单片机完成与PCI设备间的通信任务。 1 PCI接口设计原理 1.1 PCI总线协议简介 这里只讨论PCI总线2.0协议,其它协议仅仅是在2.0的基础上作了一些扩展,仅就单片机
[单片机]
基于CPLD的数字滤波抗干扰电路设计
0 引言 红外密集度光电立靶测试系统是一种用于测量低伸弹道武器射击密集度的新型的测试系统,它既可用于金属弹丸的测试,又可测试非金属弹丸,具有反映灵敏、精度高而稳定、操作简单、容易维护等优点,已被许多靶场投入使用。 光电靶的基本原理是:当光幕内的光通量发生足够大的变化时,光电传感器会响应这种变化而产生电信号。这就是说,一些非弹丸物体在穿过光幕时也会使光幕内的光通量发生变化以使光电传感器产生电信号。从原理上讲。这种现象并非异常,而从测试来讲,则属于干扰。在具体靶场测试中,当干扰严重时,可能会导致测试无法进行,从而给测试工作带来困难。因此,如何排除干扰,保证系统的正常运行,是一个必须解决的问题。 红外密集度光电立靶测试系统在使用中
[应用]
基于复杂可编程逻辑器件技术的看门狗电路设计
随着现代电子技术的发展,带有各种微处理的现代电子设备已广泛应用于国民生产的各行各业中。但随着设备功能越来越强大,程序结构越来越复杂,指令代码越来越长,加之现场工作环境的干扰,设备失控,程序“走飞”,各功能模块“死机”的概率也同样成倍地增加。对此,常见的解决方法是在电路设计时放置一片硬件看门狗(Watchdog)电路,其目的是在系统“走死”后能强制系统复位并返回初始化程序。随着CPLD器件被广泛应用于各种仪器、仪表设备的设计中,而且CPLD几乎可模拟任何一种逻辑电路,所以,现在在设计时已完全没有必要再放置一片独立的看门狗器件,而完全可以将硬件看门狗电路整合于CPLD器件中,从而节省成本,降低系统的设计风险。下面具体介绍这种基于C
[单片机]
嵌入式系统中DRAM控制器的CPLD解决方案
摘要: 介绍怎样在嵌入式CPU 80C186XL DRAM刷新控制单元的基础上,利用CPLD技术和80C196XL的时序特征设计一个低价格、功能完整的DRAM控制器的方法,并采用VHDL语言编程实现。 关键词: 刷新控制单元(RCU) DRAM控制器 状态机 CPLD VHDL语言 80C186XL16 位嵌入式微处理器 是Intel公司在嵌入式微处理器市场的上导产品之一,已广泛应用于电脑终端、程控交换和工控等领域。在该嵌入式微处理器片内,集成有DRAM RCU单元,即DRAM刷新控制单元。RCU单元可以自动产生DRAM刷新总线周期,它工作于微处理器的增益模式下。经适当编程后,RCU将向将处理器的 BIU(总线
[嵌入式]
基于视频解码芯片与CPLD的实时图像采集系统
图像采集是实时图像处理的重要步骤。目前,图像传感器件主要有CCD(Charge Coupled Device)和CMOS(Complementary Metal Oxide Scmiconductor)。CCD技术现在已经非常成熟,CCD摄像头仍然是高端应用的首选器件。它输出的模拟视频信号包括图像信号、行与场消隐信号、行与场同步信号等七种信号。传统的视频采集系统由A/D转换电路、控制逻辑电路、数据缓存电路、地址发生器、地址译码电路等构成,此类设计有电路复杂、芯片繁多、开发周期长、成本高等缺点。 本文采用视频解码芯片与复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)设计了一套实时图像
[嵌入式]
基于CPLD的可编程宽频高精度CCD信号发生器设计
1 引言 CCD (Charge Coupled Devices)电荷藕合器件是20世纪70年代初发展起来的新型半导体 器件。目前CCD作为光电 传感器 由于其具有体积小、重量轻、功耗小、工作电压低和抗烧毁 等优点以及在分辨率、动态范围、灵敏度、实时传输、自扫描等特性,广泛地应用于摄像 材、气象、航天航空、军事、医疗以及工业检测等众多领域。 我们需要对CCD相机所获取的大量高速图像数据进行采集、存储,以便做后续处理和应 用,而进行这一系列信号处理之前,目标信号的获取及所获信号的质量关系到调试整个相机 系统的关键。在调试相机系统时,由于调试的系统总有一些不完善的因素,同时又因为多次 的调试也会增加CCD芯片的风险成本,
[医疗电子]