Cortex-M3内核的异常中断

发布者:meirong最新更新时间:2024-01-08 来源: elecfans关键字:Cortex-M3内核  异常中断  STM32 手机看文章 扫描二维码
随时随地手机看文章

有许多朋友在学习,或者开发STM32时都遇到过HardFault_Handler的情况。

那么,又有多少人认真去分析过Fault这类异常中断呢?


下面结合STM32F1(Cortex‐M3内核)来给大家讲述一下这些异常中断的内容。

1Cortex‐M3异常

说起Fault,我们就要说一下Cortex‐M3的异常。

Cortex‐M3 在内核上搭载了一个异常响应系统, 支持为数众多的系统异常和外部中断。

CM3部分异常列表:

Cortex‐M3内核的异常中断

这些异常中断的优先级,有些却是固定的,有些是可以通过软件来配置,如UART发送中断、DMA中断等。

相信大家看到这个列表不会陌生,因为在STM32的启动代码,中断代码中都会看到这些异常。

比如在stm32f10x_it.c文件中,就能看到HardFault_Handler这类Fault异常。

Cortex-M3内核的异常中断

向量表

当发生了异常并且要响应它时, CM3 需要定位其处理例程的入口地址。这些入口地址存储在“(异常)向量表”中。而我们的中断函数就对应有一个入口地址。

2Fault错误异常

在Cortex‐M3中的Fault这种错误异常有:

BusFault总线错误

MemManageFault存储器管理错误

UsageFault用法错误

HardFault硬错误

1.BusFault总线错误当 AHB 接口上正在传送数据时,如果回复了一个错误信号,则会产生总线错误。

产生的场合可以是:

取指,通常被称作“预取流产”(prefetch abort)

数据读/写,通常被称作“数据流产”(data abort)

执行如下动作可以触发总线异常:

中断处理起始阶段的堆栈 PUSH 动作。称为“入栈错误”

中断处理收尾阶段的堆栈 POP 动作。称为“出栈错误”

在处理器启动中断处理序列(sequence)后的向量读取时。这是一种罕见的特殊情况,被归类为硬错误。

总线错误诱因:

企图访问无效的存储器 region。常见于访问的地址没有相对应的存储器。

设备还没有作好传送数据的准备。比如,在尚未初始化 SDRAM 控制器的时候试图访问 SDRAM。

在企图启动一次数据传送时,传送的尺寸不能为目标设备所支持。例如,某设备只接受字型数据,却试图送给它字节型数据。

因为某些原因,设备不能接受数据传送。例如,某些设备只有在特权级下才允许访问,可当前却是用户级。

2.MemManageFault存储器管理错误存储器管理错误多与MPU(内存保护单元)有关,其诱因常常是某次访问触犯了MPU设置的保护策略。

常见诱因:

访问了 MPU 设置区域覆盖范围之外的地址

往只读 region 写数据

用户级下访问了只允许在特权级下访问的地址

在CM3手册中有这样一段话:在 MemManage fault 发生后,如果其服务例程是使能的,则执行服务例程。如果同时还发生了其它高优先级异常,则优先处理这些高优先级的异常, MemManage 异常被悬起。

如果此时处理器已经在处理同级或高优先级异常,或者 MemManage fault 服务例程被除能,则和总线 fault 一样:上访成硬 fault,最终执行的是硬 fault 的服务例程。

当我们程序内存访问越界,我们会发现,程序会进入HardFault_Handler中断服务程序。可以结合上面那一段话理解一下。

3.UsageFault用法错误用法错误发生的诱因:

执行了未定义的指令

执行了协处理器指令(Cortex‐M3 不支持协处理器,但是可以通过 fault 异常机制来使用软件模拟协处理器的功能,从而可以方便地在其它 Cortex 处理器间移植)

尝试进入 ARM 状态(因为 CM3 不支持 ARM 状态,所以用法 fault 会在切换时产生。软件可以利用此机制来测试某处理器是否支持 ARM 状态)

无效的中断返回(LR 中包含了无效/错误的值)

使用多重加载/存储指令时,地址没有对齐。另外,通过设置 NVIC 的对应控制位,可以在下列场合下也产生用法 fault:

除数为零

任何未对齐的访问

4.HardFault硬错误HardFault硬错误是上面说的三种错误“上访”的结果。如果这些fault错误的服务例程无法执行,它们就会成为“硬伤”——上访(escalation)成HardFault硬错误。

在NVIC 中有一个HardFault硬错误状态寄存器(HFSR),它指出产生HardFault硬错误的原因。

状态寄存器(HFSR):

Cortex-M3内核的异常中断

3如何应对Fault错误异常

在软件开发过程中,我们可以根据各种 fault错误 状态寄存器的值来判定程序错误,并且改正它们。下面给出了各种 faults 的常见诱因,以及应对攻略。

MemManage fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

总线 fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

用法 fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

Cortex-M3内核的异常中断

硬 fault 状态寄存器提供的讯息:

Cortex-M3内核的异常中断

常见应对Fault错误的方法:1.恢复:在一些场合下,还是有希望解决产生 fault 的问题的。例如,如果程序尝试访问了协处理器,可以通过一个协处理器的软件模拟器来解决此问题——当然是以牺牲性能为代价的,要不然还要硬件加速干啥。

2.中止相关任务:如果系统运行了一个 RTOS,则相关的任务可以被终结或者重新开始。

3.复位:这也是最后一招。通过设置 NVIC“应用程序中断及复位控制寄存器”中的VECTRESET 位,将只复位处理器内核而不复位其它片上设施。取决于芯片的复位设计,有些CM3 芯片可以使用该寄存器的 SYSRESETREQ 位来复位。这种只限于内核中的复位不会复位其它系统部件。

当然,说了这么多,我们还是要从根源出发,平时保持良好的编程习惯,以及遵循必要的编程规范。


关键字:Cortex-M3内核  异常中断  STM32 引用地址:Cortex-M3内核的异常中断

上一篇:ADC模数转换器简介
下一篇:标准库函数与基于HAL库函数的说明

推荐阅读最新更新时间:2024-10-29 14:17

STM32信息安全—密码学基本原理(中)
本文的主要内容包括: 哈希函数 完整性和安全性 消息验证 常用算法 Hash/哈希/散列/摘要 函数 哈希函数的功能:对任意输入可以产生固定长度的摘要值 哈希函数的特点:输入的任何改变,都会导致摘要值变化;单向性;低碰撞性 常用哈希函数 消息的“狭义完整性”和“广义完整性” 哈希函数,仅能保证消息的狭义完整性 要保证数据确实是Alice发送的,需要消息认证机制 消息认证 哈希和对称加解密技术的结合之一:HMAC 前提:双方事先约好一个共享密钥 哈希和对称加解密技术的结合之二:AES-GCM AES counter模式+特殊的哈希 输出结果:加密后消息,该消息的认证码标
[单片机]
<font color='red'>STM32</font>信息安全—密码学基本原理(中)
STM32软件定时器的设计
  定时器分为硬件定时器和软件定时器,几乎所有的微控制器上都配备了数量有限的硬件定时器,即控制器本身有专门实现定时的模块。几乎所有的硬件定时器的工作原理都是一样的:定时器在外部时钟提供的周期脉冲下进行计数工作,当计数到用户指定的次数时,就产生一次中断。这个过程完全由微控制器内部的定时器硬件电路实现,不需要 CPU 干预。   相比之下,软件定时器则需要 CPU 的介入来实现了。实现软件定时器一般有两种方法:一种是纯粹依赖 CPU 指令的堆积来实现;另一种是以硬件定时器产生的时间片为基准单位,CPU 基于这个基准单位进行累积来实现。   显然,硬件定时器的精度取决于驱动的时钟脉冲,一般情况下可以达到很高的精度(纳秒级),而软件定
[单片机]
STM32的JTAG接口硬件设计
1.什么是JTAG接口? 从感官上看,JTAG接口就是上图中的蓝色的那个20PIN的牛角座。 2.JTAG接口的作用? 1) 给单片机下载程序。 2) 在线调试单片机,例如单步调试、断电调试、看寄存器值等等。 3.STM32的JTAG接口需要在外部接上拉下拉电阻吗? 答:接和不接都可以。(没有必要讨论哪个对) 4.为什么不接也可以工作? 实践证明:不接可以正常工作。 理论依据:STM32参考手册有说明,请看下图红色圈起来的字: JTAG接口电路: JTAG接口,同样也是SWD接口,JTAG用的是6个引脚,SWD用的是2个引脚。(没有说电源负和正两个引脚) STM32支持JTAG和SWD两种方式,只需要在软件上设置切换即可
[单片机]
<font color='red'>STM32</font>的JTAG接口硬件设计
基于STM32模拟UART串口通信
UART工作原理 UART即通用异步收发器,是一种串行通信方式。数据在传输过程中是通过一位一位地进行传输来实现通信的,串行通信方式具有传输线少,成本底等优点,缺点是速度慢。串行通信分为两种类型:同步通信方式和异步通信方式。 但一般多用异步通信方式,主要因为接受和发送的时钟是可以独立的这样有利于增加发送与接收的灵活性。异步通信是一个字符接着一个字符传输,一个字符的信息由起始位、数据位、奇偶校验位和停止位组成。 每一个字符的传输靠起始位来同步,字符的前面一位是起始位,用下降沿通知收方开始传输,紧接着起始位之后的是数据位,传输时低位在前高位在后,字符本身由5~8位数据位组成。 数据位后面是奇偶校验位,
[单片机]
基于<font color='red'>STM32</font>模拟UART串口通信
stm32 嵌套向量中断控制器NVIC
嵌套向量中断控制器(NVIC)和处理器核的接口紧密相连,可以实现低延迟的中断处理和高效地处理晚到的中断。 嵌套向量中断控制器管理着包括内核异常等中断 NVIC 相关的函数包含在 misc.c 文件中 void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct) void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup) void NVIC_SetVectorTable(uint32_t NVIC_VectTab, uint32_t Offset) void NVIC_SystemLPConfig(uint8_t LowPower
[单片机]
<font color='red'>stm32</font> 嵌套向量中断控制器NVIC
STM32学习之路-外部中断(1)
所有的GPIO口都有外部中断的能力,为了使用外部中断线,端口必须设置成输入模式. 输入模式有三种:上拉、下拉、浮空 请看图: 上拉输入模式:区别在于没有输入信号的时候默认输入高电平 下拉输入模式:区别在于没有输入信号的时候默认输入低电平 对于浮空输入模式顾名思义也就是输入什么信号才是什么信号,对于浮空输入要保证有明确的输入信号 例子: (板子:奋斗V5) GPIO_InitStructure.GPIO_Pin = GPIO_Pin_2; GPIO_InitStructure.GPIO_Mode = GPIO_Mode_IPU; //上拉 GPIO_Init(GPIOC, &GPIO_InitSt
[单片机]
<font color='red'>STM32</font>学习之路-外部中断(1)
STM32定时器输出PWM 【自用】
PWM1输出模式配置: 1.配置IO(TIM3 PA6~7 CH1 CH2 GPIO_Mode_AF_PP复用推挽输出 50Mhz速度) /*void GPIO_Config(void) { GPIO_InitTypeDef GPIO_InitStructure; //GPIOA and GPIOB clock enable RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOA,ENABLE); //GPIOA Configuration: TIM3 channel 1 and 2 as alternate function push-pull GPIO_InitStructure.
[单片机]
小广播
设计资源 培训 开发板 精华推荐

最新单片机文章
  • 学习ARM开发(16)
    ARM有很多东西要学习,那么中断,就肯定是需要学习的东西。自从CPU引入中断以来,才真正地进入多任务系统工作,并且大大提高了工作效率。采 ...
  • 学习ARM开发(17)
    因为嵌入式系统里全部要使用中断的,那么我的S3C44B0怎么样中断流程呢?那我就需要了解整个流程了。要深入了解,最好的方法,就是去写程序 ...
  • 学习ARM开发(18)
    上一次已经了解ARM的中断处理过程,并且可以设置中断函数,那么它这样就可以工作了吗?答案是否定的。因为S3C44B0还有好几个寄存器是控制中 ...
  • 嵌入式系统调试仿真工具
    嵌入式硬件系统设计出来后就要进行调试,不管是硬件调试还是软件调试或者程序固化,都需要用到调试仿真工具。 随着处理器新品种、新 ...
  • 最近困扰在心中的一个小疑问终于解惑了~~
    最近在驱动方面一直在概念上不能很好的理解 有时候结合别人写的一点usb的例子能有点感觉,但是因为arm体系里面没有像单片机那样直接讲解引脚 ...
  • 学习ARM开发(1)
  • 学习ARM开发(2)
  • 学习ARM开发(4)
  • 学习ARM开发(6)
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved