CMOS工艺PMOS压控变容特性研究

最新更新时间:2011-12-09来源: 互联网关键字:CMOS  PMOS 手机看文章 扫描二维码
随时随地手机看文章
1.2 PMOS的变容管连接及其压控特性分析

  图2为PMOS管连接成压控可变电容的示意图。具体是将漏、源和衬底短接作为电容的一极接高电平,栅极作为另一极接低电平。这种连接与MIS电容结构有着类似的机理,所以,电容值随衬底与栅极之间的电压VBG变化。

  对于PMOS变容管,在衬栅电压VBG的作用下,变容管的电容可以看作栅氧化层电容与半导体空间电荷区电容的串联,即:

  

栅氧化层电容与半导体空间电荷区电容的串联

 

  型转折点的空间电荷区最大宽度,φf=Vtln(Na/ni)为杂质半导体衬底的相对费米势,Vt= kT/e为热电压,ni为本征载流子浓度,k为玻尔兹曼常数,T为绝对温度;εox为氧化层的介电常数;tox为氧化层厚度。

  由于处于耗尽区、弱反型区和中反型区3个区域中的PMOS只有很少的移动载流子,这使得PMOS电容Cv减小(比Cox小)。此时,Cv可以看成由氧化层电容Cox和半导体表面空间电荷层电容(由Cb与Ci的并联电容值,Cb表示耗尽区域电容,而Ci与栅氧化层界面的空穴数量变化相关)串联构成,如式(1)所示。从反型载流子沟道建立开始到强反型区又可细分为3个工作区域:弱反型区、中反型区和强反型区。如果Cb(Ci)占主导地位,则MOS器件工作在中反型(耗尽)区;如果2个电容都不占主导地位,MOS器件工作在弱反型区。

  进入强反型区后分为高频和低频两种测试情形,高频条件下少数载流子的产生与复合均跟不上信号的变化,于是Cv不随偏压的变化;而低频(准静态)下它能随偏压而变化。理论上,常常在各区段抓住影响MOS管电容Cv的主要因素进行研究,但各个次要因素与主要因素相互作用,构成连续的变容特性曲线如图3所示。可见,PMOS管电容器的变容特性理论曲线与一般MIS结构电容的特性变化趋势相似。

  2 PMOS管变容特性建模与仿真

  2.1 PMOS管变容高频特性建模

  用HSpice和Candence Spectre进行晶体管级电路模拟仿真时,软件根据晶体管静态条件下所建模型对PMOS变容管准静态特性的获取较为方便,但对其高频特性显得无能为力。以下将基于PMOS变容管准静态特性的基本参数,采用特性曲线拟合的办法,对PMOS变容管高频(即动态)特性进行建模。

  

高频特性曲线

 

  由图3可见,Cv随VBG变化的高频特性曲线类似于双曲正切函数曲线,选取曲线的关键点(-∞,Cox)、(VT,Cmin’)并引入电容变化指数γ(类似于变容二极管的结电容变化指数)与此特性曲线进行拟合,得PMOS管高频变容VBG~CV特性的模型函数:

  

模型函数
2.2 PMOS管变容特性仿真

  2.2.1 变容管准静态特性的Hspice仿真

  为获得式(5)中所需的基本参数,且便于和理论分析的特性曲线作对比,选取Charted 0.35μm工艺库,用Hspiee对PMOS管连接的变容器与以固定电容器相串联,离散加入一系列静态偏压,根据分压逐一地得到PMOS变容器的容值和对应的偏压。仿真时,PMOS管尺寸取L=1μ,W=7.1μm,得到逐点仿真的准静态拟合曲线如图4所示。

  

准静态拟合曲线

 

  这个曲线的走势与理论分析的变化趋势一致。

  2.2.2 变容管高频特性的Matlab仿真

  取L=1μm,分别对W=7.1μm,W=4.3 μm两种情形用Matlab仿真。其他参数为:εs=11.7×8.854×10-12F/m,γ=1/2,VFB=-1.95V,Na=5×1021m-3,ni=1.5×1014m-3,tox=7.46×10-9m,绝对温度T为300K,VT=-0.8427V,e为基本电荷的电量;εox=3.9×8.854×10-12 F/m。仿真得到的PMOS变容器高频特性VBG—CV曲线如图5所示。可见,不同尺寸的PMOS变容管,其最大、最小电容有别,随WL的增大二者均有所增大,相当于极板正对面积增大。这就是设计中确定变容范围的依据。

  

PMOS变容器高频特性VBG

 

  2.2.3 变容特性仿真结果的对比

  为了说明所建模型的正确性,将尺寸为L=1 μm,W=7.1μm的PMOS管用HSpice仿真的准静态变容特性曲线与用Matlab分别仿真L=1μm时W=7.1μm,W=4.3 μm的高频变容特性曲线放在同一VBG—CV坐标上比较,如图6所示。

  可见,PMOS变容特性在准静态与高频特性分离以前曲线吻合得很好。由于HSpiee仿真与具体工艺参数相结合,可以认为仿真曲线为实际准静态特性,而用Matlab对高频模型仿真所得到的高频变容特性曲线为模型曲线。并且二者共同完成了对PMOS电容器连接的变容特性描述,其结果和分析结果与图2一致。

  3 结语

  本文对PMOS用作变容管时的特性进行了研究,用HSpice对准静态特性进行仿真描绘,从而确定了一些关键点。在此基础上,建立了高频变容特性的简化模型,用Matlab对模型进行了仿真,并与HSpice得到的准静态结果局部比对、与理论分析总体比对均说明了结果的正确性。

关键字:CMOS  PMOS 编辑:神话 引用地址:CMOS工艺PMOS压控变容特性研究

上一篇:雷达回波模拟器中频部分的实现
下一篇:“无边界”感知医院设想

推荐阅读最新更新时间:2023-10-12 20:33

魅蓝E3 CMOS级别将超Note6:样张震撼
  无论是面部皮肤纹理、头发丝、眼睫毛等展现地均非常充分,明暗对比鲜明。   EXIF信息显示,拍摄光圈F1.9,ISO设定117,快门时间0.02秒。资料显示,魅蓝Note6主相机集成的是SONY IMX362/三星2L7,光圈F1.9、感光面积1.4μm,号称拍照效果媲美3千元级别的旗舰产品。   其他配置方面,魅蓝E3有望搭载5.99英寸2160×1080显示屏,八核处理器,CPU主频为1.8GHz,配备4/6GB内存+32/64/128GB存储,前置800万像素摄像头,后置1200万+2000万像素摄像头,电池容量为3300mAh。 iframe marginheight="0" src="http://img.ad
[手机便携]
二(2)输入端CMOS或非门电路
2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。   当输入端A、B中只要有一个为高电平时,就会使与它相连的NMOS管导通,与它相连的PMOS管截止,输出为低电平;仅当A、B全为低电平时,两个并联NMOS管都截止,两个串联的PMOS管都导通,输出为高电平。   因此,这种电路具有或非的逻辑功能,其逻辑表达式为   显然,n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。   比较CMOS与非门和或非门可知,与非门的工作管是彼此串联的,其输出电压随管子个数的增加而增加;或非门则相反,工作管彼此并联,对输出电压不致有明显的影响。因而或非门用得较多。
[模拟电子]
二(2)输入端<font color='red'>CMOS</font>或非门电路
如何用一只无缓冲CMOS六反相器做出测试仪器?
本文讨论了如何用一种六反相器IC做出四种测试件:一个有良好定义逻辑电压窗口的逻辑笔,输入阻抗约为1MΩ;一个开路测试仪,上限电阻可以从几十欧到几十兆欧;一个单脉冲或脉冲串注入器或简单的信号发生器;还有一个是高阻音频探头。使用一只4069中的六个反相门、两或三只电阻,以及少许无源元件,就可以做出这些测试仪器。 在双门构成的CMOS/TTL兼容探头中,R1至R4电阻网络对反相器输入端做偏置(图1)。由于门有高输入阻抗,因此R1至R4的值在大约100kΩ到1MΩ。探头尖的吸入/供出电流很小,因为R1至R4有高阻抗,因此,探头尖基本上不影响测试点的逻辑电平。知道了门的输入阈值电压后,就可以计算出所需要的R1至R4电阻值。 图1:在
[测试测量]
如何用一只无缓冲<font color='red'>CMOS</font>六反相器做出测试仪器?
韩国三星电子宣布新型CMOS传感器量产
韩国三星电子宣布提高CMOS传感器灵敏度的背面照射技术达到了实用化水平,2010年将批量生产产品。至此,三家大型CMOS传感器公司均将在2010年之前开始量产采用背面照射技术的CMOS传感器。 背面照射是能够消除CMOS传感器唯一的缺点——灵敏度低的技术。CMOS传感器的光传感器(光电二极管)上面有3层等多层布线层,遮挡了部分入射光,灵敏度比只有1层布线层的CCD传感器要低,只有后者的一半左右。而BSI型CMOS传感器的光传感器上面没有布线层,从光传感器的背面(硅底板侧)采光,能够防止遮挡入射光。
[传感器]
2010年全球影像传感器市场规模达7.1亿美元
  拓墣产业研究所(TRI)针对全球Image Sensor(影像传感器)IC组件市场分析,2010年全球Image Sensor组件应用市场规模为7.1亿美元,在经过金融风暴的影响后仍持续呈现正成长趋势。而影像传感器市场占比犹以CMOS Sensor之比重极高,平均占比约在9成左右;分析制程技术发展趋势来看,预期未来将会朝整合型传感器(Multi-Sensors)的模块化发展,缩减零组件体积空间及材料种类。
[半导体设计/制造]
2010年全球影像传感器市场规模达7.1亿美元
标准CMOS工艺集成肖特基二极管设计与实现
为了使串联电阻有效的降低,特别在肖特基版图中采用交织的方法。通过对实测所设计的肖特基二极管,以所测得的C-V、I-V及S参数对肖特基二极管的势垒电压、饱和电流及反向击穿电压继续拧计算,最后给出能够用于SPICE仿真的模型设计。 0 引言 随着射频无线通信事业的发展和移动通讯技术的进步,射频微波器件的性能与速度成为人们关注的重点,市场对其的需求也日益增多。目前,CMOS工艺是数字集成电路设计的主要工艺选择,对于模拟与射频集成电路来说,选择的途径有多种,例如Si双极工艺、GaAs工艺、CMOS工艺等,在设计中,性能、价格是主要的参考依据。除此以外,工艺的成熟度及集成度也是重要的考虑范畴。 1.概述 对于射频集成电路而言,产品的设计周期
[电源管理]
标准<font color='red'>CMOS</font>工艺集成肖特基二极管设计与实现
IBM拟加入Crolles 2联盟,成员不稳定性拖累芯片厂扩张计划
据AFX的报道,IBM目前正在与意法半导体(ST)和飞思卡尔半导体(Freescale)磋商加入Crolles 2联盟的相关事宜。 据称IBM将取代NXP在Crolles 2联盟中的位置。该联盟是由意法半导体、飞利浦和飞思卡尔半导体于2002年在法国Crolles成立的,目标是对CMOS工艺进行联合研发和产业化,从90纳米节点开始,最终将达到32纳米。 有些人一直猜测恩智浦公司(NXP)将退出Crolles 2联盟。NXP的前身是从荷兰电子巨擘飞利浦(Royal Philips Electronics)中独立出来的飞利浦半导体。NXP一直没有明确表示过将退出联盟。但据报道,该公司一定会在2006年终作出决定。 据
[焦点新闻]
高通推出集成CMOS功放和开关的多模多频芯片
—美国高通技术公司的 QFE2320和QFE2340芯片支持更时尚的移动终端设计和全球多模LTE漫游,是 Qualcomm RF360前端解决方案的关键组件— 2014年2月24日,圣迭戈——美国高通公司(NASDAQ: QCOM)今日宣布,其全资子公司美国高通技术公司与中兴通讯合作,推出全球首款集成CMOS功率放大器(PA)和天线开关的多模多频段芯片,并首先应用在中兴通讯全新旗舰智能手机Grand S II LTE上。 美国高通技术公司QFE2320 和QFE2340芯片的成功商用标志着移动射频前端技术的一个重大进展,两款芯片借助简化的走线和行业尺寸最小的功率放大器和天线开关,在集成电路上实现前所未有的功
[手机便携]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved