3.1 仿真分析
在亚微米的ESD结构的设计中,一种常见的具体的ESD瞬态检测电压如图2 VDD-VSS间的电压钳位结构。其原理如下:
主要利用结构中的RC延迟作用,一般T=RC被设计为100ns-1000ns之间,而ESD脉冲通常为纳秒级,其上升时间为十几纳秒。初始状态,IC处于悬空状态下,当个正ESD电压出现在VDD电源线上,而VSS相对为0时,Vx通过RC开始充电,由于其充电常数T比VDD的上升时间大的多,致使Vx无法跟随VDD的变化,从而使P0管打开,N0管关闭,Vg电压迅速上升,N1大管开启,从而提供了一个从VDD到VSS的低阻抗大电流泄放通道并对内部的VDD与VSS有一个电压钳位作用,从而有效地保护了内部电路。 在正常上电时,因为正常的上电时间为毫秒级,所以Vx的充电可以跟随VDD变化,当上升到一定电压时,N0管开启,P0管一直关闭,Vg=0,N1管一直关断无效。
对上述例子中图2结构的具体仿真见图5、图6。
从上述仿真分析及实际的ESD结果来看,该结构本身首先必须要有一定的健壮性,其自身的健壮性则与以下两方面有关:
(1)该结构的逻辑设计,即各管子尺寸的设计,以保证该结构在正常上电时能完全关断,使电路正常工作,当ESD发生时能有效开启,从而保护内部结构。通常T=RC的值的设计要在100ns-1000ns之间,R可由倒比管或阱电阻实现,而C可直接由MOS电容构成,P0、N0管的宽长比W/L不用很大,其沟长比内部最小沟长稍大,该结构因为承受了ESD大电流泄放通道的任务,N1管的宽长比4W/L要比较大,在不影响面积的情况下尽可能大,管子沟长比内部最小沟长大。
(2)该结构的版图设计非常关键,其设计不当就可能导致自身的损坏。特别是N1管子版图设计,其漏区孔距栅要有一定距离,即有一定的压舱(Ballast)电阻时电流开启泄放更均匀。
3.2 具体设计及结果
上述例子中,主要是版图的设计不当造成在ESD发生时自身结构的损坏。经过分析,对该版图结构做了一些修改优化。
原因:针对上述理论分析及例子中实际的击穿点,该结构在1000V即被击穿的原因主要是N1管的漏区孔距栅的距离d太小所致,d=1.35μm;
目标:改动尽量少的版次达到全面提升该电路的ESD性能的目标;
方案:N1管的L修改为1.2μm,d修改为3μm,改动的版次为多晶版和孔版;
结果:I/O-VDD、I/O/-VSS、I/O-I/O模式下,最低的P95可达到2.50kV,P50、P51、P54、P57、P84可达2.8kV,其余的I/O在3.1kV时仍然通过;在VDD-VSS模式下,当ESD加+3.40kV时,VDD-VSS间短路,所以该模式下抗ESD电压为3.1kV。
可见,通过修改优化VDD-VSS钳位结构,其图2结构自身的抗ESD健壮性大大增强,VDD-VSS的抗ESD能力提高到3kV以上,其余I/O也得到了进一步的提升,使该电路总体ESD性能提高到2.20kV以上,满足了民品电路的ESD性能要求。要进一步提高该电路的ESD性能,需要对该结构继续优化,如再增大N1管的漏区孔距栅的距离d及W/L等,其他I/O口的GGNMOS管也需要相应的优化修改,但其总面积可能会相应增加。
4 VDD-VSS两种电压钳位结构的比较
图8为一种常见的全芯片ESD保护结构的设计,左边为一个输入PAD,右边为一个输出PAD,最右边的NMOS管则是常规CMOS工艺电路中最常见的VDD-VSS电压钳位结构的设计。其设计要注意管子本身尺寸的逻辑设计,也要注意其版图的详细规则设计。它不属于电压检测电路。在电路正常工作时,相当于一个反向二极管;当有ESD发生时,则NMOS管漏区的PN结反向击穿,寄生的NPN导通从而泄放大电流并使VDD-VSS间的电压钳位。
图9中最右边的VDD-VSS电压钳位结构的设计则为一种ESD瞬态检测电路,该电路一种详细的设计方案即为图2的结构设计。具体作用上面已经进行了详细的分析阐述。主要是比较一下图8、图9两种VDD-VSS电压钳位结构的优劣。
在ESD发生时,两个结构对VDD-VSS都有电压钳位作用,关键是各自电流的泄放能力的差异。一般管子的正向导通比反向击穿能力耐更高的ESD电压,承受更大、更低阻抗的ESD电流,且ESD电流泄放更均匀。在亚微米CMOS IC中,VDD-VSS直接的GGNMOS大管可能不足以耐较高的ESD电压,该结构更有利于ESD性能的提升,同时其版图设计面积也更大。只有在亚微米以下的CMOS电路的设计中,才需要考虑。
上一篇:噪声对策关键之LC复合型EMI滤波器
下一篇:影响电路鲁棒性的设计因素思考
推荐阅读最新更新时间:2023-10-12 20:42