专用晶圆加工工艺实现高性能模拟IC

最新更新时间:2012-10-21来源: 互联网关键字:晶圆加工  高性能  模拟IC 手机看文章 扫描二维码
随时随地手机看文章

模拟IC往往需要采用能够优化性能和精度的特殊IC工艺技术。由于专用工艺最初是为提高性能而设计,并非针对注重成本的常规应用,通常生产出的独立设备具有特殊性能。随着技术的不断稳定发展,这种独立设计最终在系统级芯片(SoC)方案中获得了广泛的应用。

  不断优化的关键模拟器件

  是什么推动着高精度模拟芯片设计?很简单,这是工程设计人才和不断优化的关键器件相结合的结果。虽然技术成熟的设计人员相当擅长利用工艺最大限度地提高性能,但他们最终还是受制于可供他们使用的关键器件的性能。

  关键模拟CMOS器件由MOS晶体管、电阻和电容组成。MOS器件在每一个信号链IC(放大器、ADC和DAC)中都非常重要,而电阻在DAC中特别重要,电容则是ADC中的关键。电阻和电容在放大器中也充当重要角色,而且在相应的转换器应用中也很关键。

  对于MOS晶体管来讲,诸如阈值电压(VT)和驱动电流(ID,sat)等典型参数十分重要——VT需足够高,以维持低关断电流(IOFF),而由于开关需要低电阻和小外形尺寸来最大限度地减少寄生电容,因此ID,sat非常重要。不过,在高性能领域中, MOS器件需重点关注的是1/f噪声、衬底电流(ISUB)、重叠电容和欧拉电压(VA)等新的“考虑因素”。

  由于高精度产品必须保持高信噪比(SNR),从而能够从背景噪声中分辨出微弱的信号,因此噪声特别重要。必须在早期就对噪声进行频繁地测量,并且进行处理,而不只是简单记录。噪声往往是一个影响高精度芯片成功与否的因素。

  ISUB可能是高精度设计的真正问题所在。这种效果是由通道的漏极端产生热载波冲突引起的,NMOS器件尤其会这样。ISUB会产生总谐波失真(THD),因此ISUB必须在不显著牺牲IDsat的情况下进行控制。这需要在设计漏极时下更多的功夫,而不仅仅只是按照常规满足器件的可靠性要求。

  MOS晶体管中的寄生电容必须尽可能最大限度地减小,因为这些寄生电容可能会产生SNR问题,并且会形成分压器网络,从而降低整个电容中的电压。即使是用于高性能模拟工艺的金属系统也必须进行仔细检查,并通过优化来减少其寄生效应。

  MOS晶体管用作增益极。由于增益与晶体管的输出电阻(ro)有关,因此这个因素在高性能设计中变得非常重要。这实际上是饱和区的IV曲线的“平坦度”。由于与双极性晶体管情况类似,有时称为VA。VA是通道长度的一个函数,它与漏极设计策略有着密切关系。VA 较高(特别是对于最小的器件来讲)时比较理想,因为设计人员的目标是在寄生电容最小的情况下获得增益。

  对于电阻来讲,主要考虑因素是表面电阻和电阻容差以及电压和温度系数。简单地讲,设计人员所需要的理想器件是:占板面积小(从而降低寄生电容),无工艺变异性,在所有环境下的特性均不发生变化。这对于多晶硅电阻来讲比较难,这种电阻具有众所周知的温度特性,无法轻易地减小其绝对值,并且还具有1/f噪声特点。

  因此我们使用薄膜电阻(TFR),因为这种电阻在必要时采用激光微调能够具有更优的整体表现和能力。虽然TFR的工艺更加复杂,需要更多的掩蔽工序,不过增加的复杂性往往也是好产品与优异产品之间差别的体现。对于专用的顶尖产品而言,这往往是一个容易做的决定。

  对于电容来讲,主要关注的问题是电容密度、容差、电压系数和介电吸收(DA,有时称为磁滞现象)。后面的这种效应与电容介质中的电荷捕获效应有着密切关系,这种效应会使剩余电荷在器件充电之后重新出现在电容板上。

  在许多标准应用中,设计人员需要获得他们能够得到的最高电容/区域,不过高精度模拟应用却不一定是这样。在这种应用中,由于电容匹配(在下文中讨论)要求更大的尺寸,因此电容密度往往会降低,从而最大限度地减少了系统中的总电容。电容电压系数由选择的电容板掺杂水平确定,而介电吸收则由选择的介电材料等因素确定。很明显,要优化工艺就需要掌握大量特性的二阶和三阶影响。

  对于以上列出的每一种器件,器件不匹配都是模拟设计中极其重要的一个因素。不匹配的具体定义是两个具有相同设计的器件之差与其平均值之间的百分比。匹配一般可以通过较大的器件尺寸来提升(到一定极限)。不匹配值越小,设计所需的器件尺寸越小,而这意味着给定的设计具有更小的裸片和更低的裸片成本。这是用来淘汰低劣工艺的一个关键因素。

  其它产品应用可能需要一些专用器件,比如,结型场效应晶体管(JFET)可以实现低噪声输入,漏极扩展CMOS (DECMOS)器件可以实现扩展电压能力。这些器件需要进行一些自身的专用优化工作,并且必须采用整体高精度工艺,同时不降低关键的核心器件的品质。本文将不对此进行讨论。

  现在,所有需要关注的问题似乎都已经有所涉及。不过,晶圆离开晶圆厂后,工艺开发人员的工作并不算完。评估后续的结果至关重要。由于磨薄后的晶圆和封装模塑料产生的应力,晶圆厂获得的性能可能会在晶圆磨薄和IC封装工艺过程中轻易地失去。因此,必须密切关注这类问题,以便减轻这些有害的影响。要达到这个目的,可以采用聚酰亚胺等应力释放层或者其它技术,比如在晶圆磨薄前在硅工艺结束时采用这些技术,或者在封装过程中采用这些技术。

  采用晶圆厂的专用模拟COMS工艺

  电子设计人员不再需要仅依靠模拟IDM获取高性能模拟CMOS性能来实现其产品的差异化。产品制造商以及无晶圆厂企业现在可以通过世界级的专业晶圆厂轻松地采用顶级模拟CMOS工艺。

  为了详细了解目前可以实现的高精度晶圆加工工艺,这里研究一下Dongbu HiTek 公司0.18μm节点的HP180工艺的特点。这个专用模拟CMOS工艺的核心是经过精磨细凿的器件。图1a和图1b是用于NMOS和PMOS器件的标准逻辑CMOS工艺、极具成本效益的模拟CMOS工艺和高精度模拟CMOS晶圆加工工艺的1/f噪声对比图。

  

360截图20120228132628293.jpg

 

  图1a和图1b:数字、模拟和高性能模拟CMOS器件的噪声对比:a) NMOS和b) PMOS。

  

360截图20120228132638571.jpg

 

  图1a和图1b:数字、模拟和高性能模拟CMOS器件的噪声对比:a) NMOS和b) PMOS。

这种专用的晶圆加工工艺采用双层多晶硅法,可以更好地选择电容介质,最大限度地减少介电吸收,同时仍可实现较好的电压系数。通过优化聚板的掺杂水平,可以实现单位数的极低线性参数和寄生参数。电容比与电压的典型曲线图如图2所示。

  

360截图20120228132645605.jpg

 

  图2:高性能双层多晶硅电容比与电压。

  如图3所示,HP180薄膜电阻(TFR)的温漂为7ppm/°C(表面电阻为950°C/sq)。此外,薄膜电阻匹配性能远高于传统多晶硅电阻的匹配性能。

  

360截图20120228132652888.jpg

 

  图3:多晶硅高表面电阻(HSR)与薄膜电阻(TFR)的匹配性能对比,两种电阻的表面电阻均均约为1K/sq。

  虽然设计人员所预期的高性能模拟产品可能都是独立芯片,不过模块化的专用晶圆加工工艺可以实现高密度逻辑(115Kgates/mm2),再加上能够整合板上非易失性存储器,因此可以进一步实现高性能工艺,从而轻松地从独立芯片转化为系统级芯片(SoC)。

  本文小结

  高性能电子产品需要高精度模拟CMOS工艺技术,从而实现接近理想的MOS晶体管、电阻、电容以及专用JFET和DECMOS器件。为了实现最终芯片的差异化,必须对这种关键的器件从头进行设计,使精度设计贯穿整个设计周期。曾经专属于模拟IDM的技术领域(比如高性能模拟CMOS工艺技术)如今可以通过专业晶圆厂来实现。在这种趋势下,设计人员现在可以通过采用晶圆厂开发的模拟CMOS工艺实现其芯片,从而更快地实现更大的差异化。

关键字:晶圆加工  高性能  模拟IC 编辑:神话 引用地址:专用晶圆加工工艺实现高性能模拟IC

上一篇:PPTC保护元件介绍及应用
下一篇:∑-ΔADC(第二部分):调节器

推荐阅读最新更新时间:2023-10-12 20:42

SSD与AI将会碰撞出高性能火花
AI时代的燃料—数据,正在呈井喷式爆发。 据统计,人类每天都会产生2.5 quintillion bytes(10的18次方)的数据,全世界数据总量的90%都是在过去两年内产生的。IDC预测,2025年全球产生的数据量将达到163ZB。可以说,数据存储和处理的效率决定了企业的AI竞争力和未来。虽然有研究者利用和内存作用相当类似的忆阻器来打造类神经网络处理机制,用以处理深度学习方面的工作,但相关技术毕竟还不成熟,多数还是处于实验室发展阶段。 创业公司InnoGrit推出了一组固态硬盘(ssd)控制器Tacoma,其中一个用于数据中心,该中心嵌入了一个神经网络加速器。InnoGrit表示已经拥有相对竞争对手的实力和性能优势。
[嵌入式]
SSD与AI将会碰撞出<font color='red'>高性能</font>火花
高性能嵌入式ARM MPU在医疗电子系统中的应用
  当前,全球医疗电子行业正逐渐展现出诱人的发展前景,产品更新换代的速度不断提高,同时,由于医疗电子产品自身的特殊性,对元器件的性能、功耗、可靠性和集成度等方面都提出了极高的要求。全球各大著名的半导体厂商纷纷推出一系列适合该应用领域的产品。   基于ARM内核的32位嵌入式微处理器(MPU),以其高性能、低功耗和丰富的片内资源,成为目前众多医疗电子产品开发平台的首选。其中,Cirrus Logic公司推出的旗舰产品EP9315,是目前集成度最高的ARM处理器。该处理器采用ARM920T内核,拥有200MHz主频的高性能,内嵌数学协处理器、图形加速引擎,集成包括IDE和PCMCIA等接口在内的丰富的外围电路,满足工业级的标准和
[医疗电子]
<font color='red'>高性能</font>嵌入式ARM MPU在医疗电子系统中的应用
意法半导体发布最高性能的先进计算机安全处理器
开创性的32位可信平台模块(TPM)系统级芯片支持可信计算组(TCG)下一代攻击防御可信计算机硬件标准 中国,2011年11月22日 —— 横跨多重电子应用领域、全球领先的半导体供应商及主要个人电脑原始设备制造商的可信平台模块(TPM)提供商意法半导体(STMicroelectronics,简称ST;纽约证券交易所代码:STM)发布业界最高性能的可信平台模块,让电子商务和云计算服务实现更强的安全和可信性能。 作为可信计算机生态系统的组成部分,可信平台模块是安装在电脑主板上的高安全性处理器,用于加强电脑对软件攻击或盗窃或篡改事件等安全威胁的防御能力。可信平台模块能够保护敏感数据,如密钥、密码及数字证书,提供可信的系统数据
[嵌入式]
省电、高亮度LED需要高性能LED驱动器
在很多家庭、机构、政府和工业应用中,高亮度 (HB) 白光 led 正在快速取代白炽灯照明。在很多情况下,较高效率的 LED 可将功耗降低多达 88%,从而大幅降低了为给 LED 供电而发电所需的炭排放量。根据一些计算,如果从传统白炽灯和荧光灯转变到 LED 照明,那么目前全世界需要的总能源量可能节省多达 10%。可以发现,LCD 高清电视机 (HDTV) 应用是增长最快的 LED 市场之一。对于高清电视机应用中的大型 LCD-TFT 平板背光照明来说,大型白光 LED 阵列正在取代 CCFL 照明。LED 有更高的效率、长寿命以及能够提供局部调光功能,已经使 LCD 高清电视机能够获得超过 7,000,000:1 的对比度,
[电源管理]
省电、高亮度LED需要<font color='red'>高性能</font>LED驱动器
Altera率先在28-nm FPGA上测试复数高性能浮点数字信号处理设计
2012年10月30号,北京——Altera公司 (NASDAQ: ALTR)今天宣布,在业界率先在28 nm FPGA器件上成功测试了复数高性能浮点数字信号处理(DSP)设计。独立技术分析公司Berkeley设计技术有限公司(BDTI)验证了能够在Altera Stratix® V和Arria® V 28 nm FPGA开发套件上简单方便的高效实现Altera浮点DSP设计流程,同时验证了要求较高的浮点DSP应用的性能。请访问 www.altera.com.cn/floatingpoint ,阅读BDTI完整的FPGA浮点DSP分析报告。 Altera的浮点DSP设计流程经过规划,能够快速适应可参数赋值接口的设计更
[嵌入式]
汽车半导体市场对高性能存储的应用要求
随着新能源汽车产业和自动驾驶技术的推广,汽车半导体市场正迎来黄金发展时期。 有资料显示,对于 L1 到 L5 等级的自动驾驶而言,在 L1 时自动驾驶的半导体成本只有约 150 美金,到 L3 等级提升至 600 美金,上升到 L4、L5 等级,整车的半导体成本将会达到 1200 美金。而这个快速增长的市场中,存储产品和技术并不为主流媒体关注。 富士通电子元器件(上海)有限公司产品管理部总监冯逸新也在一次活动中表示:“随着新基建的部署,充电桩的普及将快速促进新能源汽车的普及,无论是桩侧还是车侧,未来都将催生更多的高性能存储应用需求。”该公司作为非易失性内存FRAM的市场主力提供商,正以满足汽车市场需求最佳的性能迎来市场增长
[汽车电子]
汽车半导体市场对<font color='red'>高性能</font>存储的应用要求
设计高性能、低成本的笔记本电脑处理器电源
开关频率设定必须足够高,以便能以所要求的转换速率对负载的瞬态变化做出响应。必须保证MOSFET的R DSON 很低,以最大限度地减少高频开关损耗,而且控制器的反馈环路的带宽必须足够高,以确保响应的快速性。 笔记本电脑的新型处理器对电源提出了更高的要求:电流应该更大、对负载阶跃响应速度更快、输出电压在电压识别(VID)码刷新后应能做出更迅速的调整。如果现有的电源设计可以满足最新的负载阶跃响应用规范要求、可保证低纹波,且在所有工作模式下(特别是待机模式)都能实现高效率,那么把该设计复用到一个新系统则是一个优先的选择。不幸的是,较老的控制器无法直接通过现有的输出电感来提供快速的负载阶跃响应,因此它们需要额外的大电容让瞬态过程变得平滑
[电源管理]
设计<font color='red'>高性能</font>、低成本的笔记本电脑处理器电源
RISC-V迈入高性能,量产落地是关键!
这是最好的一届RISC-V中国峰会,虽已落幕一周,但它流传的故事依旧激昂人心,它引发的话题仍未褪色,它带来的启发依旧值得我们细细品味。 后摩尔时代,芯片制造工艺遭遇瓶颈,在产业从技术到商业不断循环的“Tick-Tock”式迭代规律下,RISC-V开源指令集横空出世,开辟了芯片商业模式更迭的崭新篇章。如今,万物互联已成必然,计算场景复杂多变,RISC-V设计的初衷便是覆盖各种计算场景,这与时代需求完美契合。无论从商业还是技术角度, RISC-V进入高性能应用场景已成必然。 在2023 RISC-V中国峰会同期活动“赛昉科技RISC-V芯片应用交流会” 上,中国电子工业标准化技术协会执行秘书长朵晶表示:“对于RISC-V来说,
[嵌入式]
RISC-V迈入<font color='red'>高性能</font>,量产落地是关键!
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved