PCI总线和PCIE总线的差异

最新更新时间:2013-12-04来源: 互联网关键字:PCI总线  PCIE总线 手机看文章 扫描二维码
随时随地手机看文章

由于公司产品一直以X86架构为基础发展,在前几年中一直受到ASIC、NP架构等厂商的攻击,但是随着技术的发展,在PCI-E架构出现后,效率的瓶颈得以突破。

  最初PCI总线是32bit,33Mhz,这样带宽为133Mbps。

  接着因为在服务器领域传输要求Intel把总线位数提高到64,这样又出现了2种PCI总线,分别为64bit/33Mhz和64bit/66Mhz,当然带宽分别翻倍了,为266Mbps和533Mbps,这个比较通常的名称应该是pci-64,但这好像是intel自己做的,没有行业标准。

  稍后一段时间,在民用领域,单独开发出了AGP,32bit,66Mhz,这样带宽为266Mbps,再加上后来AGP2.0的2X和4X标准,最高4X的带宽高达1Gbps,但是这个只是为显卡设计的。

  同时服务器领域也没闲着,几家厂商联合制定了PCI-X,这个就是真正PCI下一代的工业标准了,其实也没什么新意,就是64bit,133Mhz版本的PCI,那这样带宽就为1Gbps,后来PCI-X 2.0,3.0又分别提升频率,经历过266Mhz,533Mhz,甚至1GMhz,各位自己算带宽吧,我乘法学的不好,这个带宽可以说是非常足够的了,不过这个时候PCI也面临一些问题:一方面是频率提高造成的并行信号串扰,另一方面是共享式总线造成的资源争用,总之也就是说虽然规格上去了,但实际效果可能跑不了这些指标。

  然后就是我们目前的明星pci-E了,这个标准应该是和pci-X同时出现的,但是由于当时用不到这么高带宽,并且不像pci-X一样兼容老pci板卡,所以一直没什么发展,直到最近民用领域显卡带宽又不够了,服务器领域对pci-X也觉得不爽了,pci-E才真正显出优势来,目前这个标准应该会替代agp和pci-X,成为民用和服务器两大领域的统一标准。

PCI-E标准的最大特点就是串行总线,和普通pci的区别类似于ide和sata的区别,具体说起来就比较麻烦了,简单来看指标的话,频率为2.5Ghz(这个恐怖,串行的好处,同样因为串行,位宽就没意义了,但是据说是什么8bit/10bit的传输),带宽 pci-E 1X单向传输250MBps,双向也就500了,同时pci-e的倍速最高可达16X,多少就自己乘吧,要注意的是pci-e不存在共享问题,也就是说挂在总线上的任何一个设备都会达到这个速度而不是所有设备带宽的总合。下面引用一篇文章的一段,感兴趣的自己看一下:

  在工作原理上,PCI Express与并行体系的PCI没有任何相似之处,它采用串行方式传输数据,而依靠高频率来获得高性能,因此PCI Express也一度被人称为“串行PCI”。由于串行传输不存在信号干扰,总线频率提升不受阻碍,PCI Express很顺利就达到2.5GHz的超高工作频率。其次,PCI Express采用全双工运作模式,最基本的PCI Express拥有4根传输线路,其中2线用于数据发送,2线用于数据接收,也就是发送数据和接收数据可以同时进行。相比之下,PCI总线和PCI-X总线在一个时钟周期内只能作单向数据传输,效率只有PCI Express的一半;加之PCI Express使用8b/10b编码的内嵌时钟技术,时钟信息被直接写入数据流中,这比PCI总线能更有效节省传输通道,提高传输效率。第三,PCI Express没有沿用传统的共享式结构,它采用点对点工作模式(Peer to Peer,也被简称为P2P),每个PCI Express设备都有自己的专用连接,这样就无需向整条总线申请带宽,避免多个设备争抢带宽的糟糕情形发生,而此种情况在共享架构的PCI系统中司空见惯。

  由于工作频率高达2.5GHz,最基本的PCI Express总线可提供的单向带宽便达到250MBps(2.5Gbps×1 B/8bit×8b/10b=250MBps),再考虑全双工运作,该总线的总带宽达到500MBps—这仅仅是最基本的PCI Express ×1模式。如果使用两个通道捆绑的×2模式,PCI Express便可提供1GBps的有效数据带宽。依此类推,PCI Express ×4、×8和×16模式的有效数据传输速率分别达到2GBps、4GBps和8GBps。这与PCI总线可怜的共享式133MBps速率形成极其鲜明的对比,更何况这些都还是每个PCI Express可独自占用的带宽。

  在PCI-E架构出现后,X86架构的产品有机会能和ASIC、NP架构的产品在性能上做抗衡,同时由于X86架构的产品在设计和开发上的便利性,产品竞争能力将进一步提高。

关键字:PCI总线  PCIE总线 编辑:神话 引用地址:PCI总线和PCIE总线的差异

上一篇:监控软件设备驱动程序的编程与实现
下一篇:新充电规范加速USB 3.0进入行动装置市场

推荐阅读最新更新时间:2023-10-12 20:54

PCI总线接口芯片PCI9054及其应用
一、 引言 PCI 总线是英特尔公司推出的一种高性能局部总线,其数据总线为32 位,且可扩展成64 位,最大数据传输速率为128- 256MB/ s,远远大于ISA总线5Mbyte/s的速度,是目前使用广泛的一种总线,可以支持突发传送。PCI总线与CPU无关,与时钟频率也无关,因此它可以应用于各种平台,支持多处理器和并发工作。 PCI总线协议比较复杂,用户可以根据具体实际需求选择相应的开发方式,一般,PCI总线开发采用两种方式, 一是采用CPLD来设计控制接口。它的最大好处是比较灵活,用户可以根据自己的需要开发出适合于特定功能的芯片,而不必实现PCI的全部功能。现在有许多生产可编程逻辑器件的厂商,如Xilinx的LogiCor
[单片机]
<font color='red'>PCI总线</font>接口芯片PCI9054及其应用
基于CH365芯片的PCI总线接口卡的设计与实现
1 引 言 ISA(Industry Standard Architecture,工业标准结构)总线是上世纪八十年代中期出现的工业现场控制总线。ISA总线数据传输速率较低,又不能动态地分配系统资源,且对CPU占用率高,相应的插卡数量有限,并且如果几个设备同时调用共享的系统资源,很容易出现冲突现象。所以ISA总线被PCI总线为代表的新一代计算机总线替代成为必然。与ISA总线相比,32位的PCI总线速度更快(数据传输率为133 Mb/s)、实时性更好、可控性更佳,更易于实现高速实时的I/O口控制卡、通信接口卡、数据采集卡等。但PCI总线也因其32位地址与数据复用、控制总线及时序较复杂等原因导致以FPGA实现比较困难。本文所述通过CH
[工业控制]
LabVIEW、多核及FPGA如何改变仪器
  问题:在最近这几年里,仪器技术和自动化测试领域发生了什么样的变化?   Starkloff回答:我们现在正将处于软件定义的世界里。我们每天使用的设备如智能手机,机顶盒,甚至汽车,这些都是建立在嵌入式软件系统发展的基础之上。对于测试工程师们来说,在开发时间和预算减少的情况下对这些复杂的设备进行测试给他们带来了挑战。现在,测试管理人员和工程师们利用模块化仪器,软件定义体系来应对这些挑战和趋势。   用户定义仪器或测试系统的概念已经不新了。实际上,用户定义仪器已经以虚拟仪器的形式存在了20多年的时间。推动这些趋势进一步发展的技术,已经发展成熟。正是这些技术可以将这种新式的软件定义的模式推向顶峰。参考Web2.0,软件定义
[测试测量]
PCI总线目标控制器的设计
0 引言   PCI(Peripheral Component Interconnect)总线是微型计算机中处理器/存储器与外围控制部件、扩展卡之间的互联接口。PCI总线规范是互联机构的协议,以及电气和机械配置的规范,是当今高性能微型计算机事实上的总线标准。   PCI总线控制器为PCI总线和用户设备提供操作接口,协调PCI总线信号和用户设备接口信号,使用户设备能够按照PCI总线的规范进行数据的传输。本文设计了一个适用于CMOS图象处理的PCI目标控制器,具有较强的通用性。 1 控制器的顶层设计   PCI总线目标设备在总线传输中处于被动地位,它不会申请对总线的使用权。当PCI总线上的某一主设备发起对本地资源的访问
[嵌入式]
PCI总线集成电路测试仪接口电路设计
   目前广泛用于 集成电路 封装测试 的设备是由计算机软件控制,通过接口总线与硬件设备通信,能够代替测试人员的大部分劳动,也称为自动化测试系统(ATE)。其工作原理是:在计算机中使用测试软件编写待测芯片的测试程序,编写测试程序的过程就是利用程序语言实现对测试系统硬件资源的调度,将测试图形应用于被测集成电路的管脚;使用测试软件执行测试程序,这个过程需要计算机与测试系统进行通信,调用测试系统硬件电路的驱动函数,将控制命令经计算机的I/O接口发送至测试硬件相应的端口;测试仪硬件接口经过译码电路译码之后驱动硬件动作实现既定的测试功能;测试的数据结果通过计算机的I/O接口返回;计算机对结果数据进行分析处理、按一定的标准进行判别,将测试结果进
[嵌入式]
ARM922T核ZCP320A处理器PCI总线操作
摘要:本文简要说明了ZCP320A处理器内部集成的PCI总线接口、编程模式及工作模式,并介绍了作为主设备时如何访问外部扩展的RTL8139 PCI网卡设备。为以后的设计者提供借鉴及应用基础。 关键词:ARM922T ZCP320A PCI总线 RTL8139 ZCP320A采用了ARM公司的ARM922T核,ARM922T是ARM9TDMI通用处理器家族中的一员采用哈佛结构内部使用5级流水线支持32位的ARM指令系统和16位的Thumb指令系统包括两个相互独立的8KB 的数据和指令高速缓存,高速缓存行的长度是8个字。ARM922T 实现增强型ARM结构v4MMU以提供对指令和数据地址的转换和访问许可检测。ARM922T 支持
[嵌入式]
基于EPLD的PCI总线仲裁器的设计与实现
    摘 要: 以自行研制开发的PCI高速总线背板为背景,系统地论述了PCI总线的仲裁机制、总线的缺省占用、仲裁信号协定及优先级仲裁算法,给出了采用EPLD实现仲裁器功能的编程设计。   关键词: PCI总线 仲裁机制 总线的缺省占用 仲裁信号协定 仲裁算法   随着VLSI/ULSI技术的发展,可编程逻辑器件EPLD/FPGA越来越受到人们的青睐,由于它具有集成度高、速度快、开发周期短、费用低、用户可定义功能及可重复编程和擦写等许多优点,其应用领域不断扩大。这些器件的灵活性和通用性使得它们已成为研制和开发复杂数字系统的理想选择。   在PCI总线技术规范的基础上,采用EPLD实现了高速PCI总线背板
[应用]
可控硅温度控制器在电阻炉中的设计应用
 介绍可控硅温度控制器的组成和原理及实现方法,并着重介绍了pid功能的原理和实现,最后描述了系统的应用情况.   在化验分析中,试样的温度要控制在适当的温度范围,有时还要按规定的温度曲线进行升温和降温如果采用传统的接触器通断控制方式不但温度控制精度低,而且能耗高,甚至很多控制温度无法满足规定要求。随着新产品开发的进一步加快,试样的分析对温度的要求越来越高。寻找节能环保的加热控温设备,可控硅温度控制器是目前行之有效的方法。    1 可控硅温度控制器的组成与原理   温度测量与控制是热电偶采集信号通过pid温度调节器测量和输出0~10ma或4~20ma控制触发板控制可控硅导通角的大小,从而控制主回路加热元件电流大小
[工业控制]
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved