方波倍频器

要求：从P1^0口输出50Hz的方波，并通过S1，S2调整方波的频率。按下S1 频率以1Hz为单位增大，按下S2 频率以1Hz为单位减小。 （代码仅进行过初步验证，可能存在一定的BUG，谨慎使用） #include reg52.h #define uchar unsigned char #define uint unsigned int sbit Iput = P1^0; //------------------------变量区------------------------ float Temp = 50;//初始频率 Hz uint F ;//周期 float a=0;//中间变量 //-

摘要：利用ADS射频仿真软件和嵌入法对倍频器的环境阻抗、有效激励电平进行了研究，针对倍频器输出端外加负载后对倍频效率产生的影响，提出了改进方法并进行了实际验证。 关键词：ADS；环境阻抗；激励电平；倍频器；倍频效率 １　引言 众所周知，在用倍频链实现高频、高稳微波振荡源的过程中，倍频器倍频效率的高低不仅对简化电路和保持电路稳定性影响较大，而且对整个电路杂散、谐波的抑制都起着重要作用。传统的设计过程需要复杂的理论推导、大量的试验验证，或者依赖于经验进行设计而在现实工程应用中，有时却需要一些特殊的倍频器，如频率不是很常用，倍频次数又较高，采用外协加工，成本和时间都不划算等。对于这些既没有相关的工程设计经验，又无法获得倍频三极

//main.c #include stm8s.h #include main.h #include tm1638.h extern volatile u16 captureValue1,captureValue2;//存放俩次捕获的值 volatile u8 successFlag=0;//连续俩次成功捕获将该位置一 extern volatile u16 numberOfCapture；//捕获次数 u32 frequency=0;//频率 int main(void) { CLK- CKDIVR=0X00;//主时钟HSI一分频，即为16MHz GPIO_Init(GPIOC, GPIO_PIN_4, GPIO

注意 1.高低电平的改变不适合在主函数的while循环中，因为要有数码管动态显示的延时和其它逻辑处理，时间太长会不能及时改变高低电平值。 2.中断的执行时间一定是不能超过定时时间的，不然就会中断没处理完又来了下一个中断，造成频率出错。 3.假设100us中断一次，中断程序执行时间40us，则当前中断执行完毕距下一个中断到来还有70us，这剩下的时间就执行主函数的while循环了，因此设计中断时要给主函数留时间。 4.假设原来的延时函数设置延时1ms，而现在延时函数要被100us中断一次，每次中断执行40us，则延时时间变成了 1*（1+40/100）=1.4ms，另外除了延时函数其他语句也会被中断，因此定时时间越短

//晶振为12M，2007/12/24 //此程序在硬件上调试通过 //此程序是应一个网友而写，希望多提宝贵意见 #include reg51.h sbit output0=P3^0; //输出方波，频率为1K sbit output1=P3^1; //输出方波，频率为1K，与 output1相位相反 sbit output3=P3^3;//一直输出高电平 //开关为P3.2这里不列出，全部用P3口，这样确保所用的四个功能脚， //都在51单片

1引言 随着电力电子技术的发展，电力电子装置的应用日益广泛，引起的电网谐波污染也日趋严重 。因此，对电网谐波采取有效的抑制并对无功功率进行动态补偿已成为重要的研究方向。 采用电力滤波装置就近吸收谐波源所产生的谐波电流，是抑制谐波污染的有效措施。传统的方法是采用LC无源滤波器，其优点是成本低、效率高，但其补偿特性易受电网阻抗和运行状态的影响，易和系统发生谐振造成谐波放大，且只能补偿固定频率的谐波 。 基于电力电子技术发展而出现的有源电力滤波器(ActivePowerFilterAPF)，为消除电力系统谐波开辟了新途径，同时也解决了无功功率补偿的问题。APF基本原理是从补偿对象中检测出谐波电流，由补偿装置产生一个与

方波发生器如图5.3-34所示，其电路是由一个迟滞比较器和一个RC负反馈回路构成。比较器输出电压UO被两个特性相同的稳压管限幅，在比较过程中，输出电压被稳定在正负UZ（UZ为稳压管VDZ的稳定电压、下同）而保持恒定。R1、R2为限流电阻，一般为10~100千欧。 电路的工作过程是：电源接通时刻（T=0），设C两端电压HC=0比较器输出电压UO=+，此时运放同相端电压为 当UO=+UZ时，+UZ通过R向C充电，UC随时间按正指数规律上升，当UC上升到略高于FUZ时，UO从+UZ跳变为UZ。此后，C经R放电UC按负指数规律下降。 在C放电期间，U0=-UZ，运放同相端电压为-FUZ。当UC下降到略低于

摘要：利用ADS射频仿真软件和嵌入法对倍频器的环境阻抗、有效激励电平进行了研究，针对倍频器输出端外加负载后对倍频效率产生的影响，提出了改进方法并进行了实际验证。 关键词：ADS；环境阻抗；激励电平；倍频器；倍频效率 １　引言 众所周知，在用倍频链实现高频、高稳微波振荡源的过程中，倍频器倍频效率的高低不仅对简化电路和保持电路稳定性影响较大，而且对整个电路杂散、谐波的抑制都起着重要作用。传统的设计过程需要复杂的理论推导、大量的试验验证，或者依赖于经验进行设计而在现实工程应用中，有时却需要一些特殊的倍频器，如频率不是很常用，倍频次数又较高，采用外协加工，成本和时间都不划算等。对于这些既没有相关的工程设计经验，又无法获得倍频三极