Mentor Graphics 发布 Veloce Apps:开启硬件仿真新纪元

最新更新时间:2016-02-26来源: EEWORLD关键字:Mentor  Graphics  Veloce  Apps 手机看文章 扫描二维码
随时随地手机看文章
摘要:
 
新型Veloce Apps可应对内电路仿真(ICE)的调试、良率提高、门级验证等领域的关键挑战。 
新一代的硬件仿真采用了基于应用程序的策略,可以快速扩展用于 SoC 和系统设计验证的硬件仿真模型。
应用程序和操作系统的革新加速了编译、运行以及调试过程,效率与之前相比整体提高两倍。
 
Mentor Graphics公司日前宣布,推出用于 Veloce® 硬件仿真平台的新型应用程序,自此开辟了硬件仿真的新纪元。新型 Veloce Apps包括 Veloce Deterministic ICE、Veloce DFT 和 Veloce FastPath,可以解决复杂 SoC 和系统设计中的关键系统级验证难题。这些应用程序在升级的 Veloce OS3 操作系统上运行,而新的操作系统极大加快了设计编译周期、门级流程和结果重新检查(“可见性时间”)。相比以硬件为中心的策略,Veloce OS3 上的 Veloce Apps组合使用可以更快速地向更多工程师提供更丰富的功能。
 
每种新型 Veloce Apps均可解决一项特定验证问题: 
Veloce Deterministic ICE 在调试过程中加入了 100%可见性和可重复性,从而克服了电路内仿真 (ICE) 环境的不可预知性,并可使用其他“基于虚拟的”使用模型;
Veloce DFT 可提升流片之前的可测试性设计 (DFT) 验证速度,从而最大程度地降低了灾难性故障的风险,并极大减少了 DFT 插入后验证设计的运行时间; 
Veloce FastPath在验证使用更快速的模型的多时钟域的SoC设计中优化硬件仿真性能。
 
这些新型 Veloce Apps已加入 Veloce Power、Veloce Enterprise Server 和其他应用程序中,扩充了可用于 Veloce 硬件仿真平台的软件创新阵容。Mentor 将继续扩充 Veloce Apps库,以引入新方式确保其设计能如期完成并满足其功能和性能规范。 
 
Veloce OS 操作系统为 Veloce 平台增加了软件可编程性和资源管理,使其更容易添加可提高硬件仿真加速器投资回报(ROI)的全新使用模型。最新升级的 Veloce OS3 涵盖多项创新: 
集成全新的高性能计算平台,削减 50% 的编译时间。
更快速的门级流程“即插即用”,能接受平面或层次化设计。此流程可减少编译所需的内存量,从而提高性能。新的流程可以更加轻松地加载和验证门级设计,提高硅保真的可信度。
结合了从运行时间到调试周期的软件和硬件改进,实现了 200% 的更快可见性时间。
 
这些新型 Veloce 硬件仿真功能展示了当创新软件在功能强大、符合要求的硬件和可扩展操作系统上运行时,相比以硬件为中心的策略,更快地定位设计中存在的风险。硬件仿真已有四十年的发展历史,在开拓主流市场后,Veloce 硬件仿真平台已成为硬件、软件和系统验证流程中的强大资源。
 
“对于Veloce硬件仿真平台,通过基于应用的战略,Mentor将会继续展现其技术领导力,”Mentor Graphics硬件仿真部副总裁兼总经理 Eric Selosse 说道。“这些最新的创新提升了我们客户的整体验证产能。而专注于特定 SoC 和系统级挑战的软件应用程序,也推动着硬件仿真的发展。”
 
关于 Veloce 硬件仿真平台
 
Veloce 硬件加速仿真平台是 Mentor® Enterprise Verification Platform™ (EVP) 的核心技术。EVP 通过将高级验证技术融合在一个综合性平台中,提高了 ASIC 和 SoC 功能验证的生产率。
目前被认为是最通用、最强大的验证工具,项目团队将硬件仿真用于硬件调试、软硬件协同验证或集成、系统级样机制作、低功耗验证和功耗估计以及性能特征表征。
关键字:Mentor  Graphics  Veloce  Apps 编辑:杜红卫 引用地址:Mentor Graphics 发布 Veloce Apps:开启硬件仿真新纪元

上一篇:物联网与自驾车领头 模拟与混合信号成IC设计主流
下一篇:Synopsys以本地环境重新定义电路仿真淘汰对第三方环境的需求

推荐阅读最新更新时间:2023-10-12 21:03

Mentor 推出独特端到端 Xpedition 高密度先进封装流程
电子网消息,Siemens 业务部门 Mentor 今天宣布推出业内最全面和高效的针对先进 IC 封装设计的解决方案 — Xpedition 高密度先进封装 (HDAP) 流程。 据悉,这一全面的端到端解决方案结合了 Mentor Xpedition、HyperLynx 和 Calibre 技术,实现了快速的样机制作和 GDS Signoff。相比已有的 HDAP 方法和技术,全新 Mentor IC 封装设计流程提供了更快速、更优质的结果。Xpedition HDAP 设计环境能够在几小时内提供更早、更快速和准确的“假设分析”样机评估,相当于现有工具和流程几天或几周的工作量,使客户能够在详细实施之前探索和优化 HDAP 设计
[测试测量]
Mentor Graphics Veloce硬件加速仿真平台协助Barefoot Networks 验证
俄勒冈州威尔逊维尔,2016 年 7 月 20 日 Mentor Graphics公司(纳斯达克代码:MENT)今天宣布,构建用户可编程及高性能的网络开关开创者Barefoot Networks 已成功采用 Veloce 硬件加速仿真平台验证其 6.5Tbps TofinoTM 开关。Barefoot之所以选择Veloce硬件加速器平台,主要是考虑到 Veloce 硬件加速仿真平台不仅具有高容量与卓越的虚拟化技术,还拥有远程访问选项以及在网络设计验证领域有口皆碑的成功经验。 Barefoot Networks 对目前主流的硬件加速器进行了基准测试,经过长期缜密的评估后,认定 Veloce 平台是唯一能处理 Barefoot N
[半导体设计/制造]
Mentor 推出 OSAT 联盟计划,Amkor 成为首个成员
电子网消息,Siemens 业务部门 Mentor 今天宣布推出 Mentor OSAT(外包装配和测试)联盟计划,帮助推动生态系统功能,以支持新型高密度高级封装 ( HDAP ) 技术,如针对客户集成电路 ( IC ) 设计的 2.5D IC、3D IC 和扇出晶圆级封装 ( FOWLP )。 由于这些技术要求芯片与封装具有更紧密的协同设计,推出此项计划后,Mentor 将与 OSAT 合作为无晶圆厂( fabless )公司提供设计套件、认证工具和最佳实践方案,帮助新型封装解决方案更顺利的应用于实际芯片。Mentor 还同时宣布Amkor Technology 公司成为首个 OSAT 联盟成员。  Mentor OSA
[测试测量]
芯片验证越来越复杂,西门子EDA是怎么做的
“在过去的十年当中,验证成本的增长速度远高于设计。在整个前端设计当中,包括工程师、软件、硬件在内的验证资源将占到整体的70%,而设计只占30%,这说明验证在整个工作当中的占比会越来越高。”西门子EDA全球副总裁兼中国区总经理凌琳说道。 随着工艺的发展,晶体管数量达到了百亿级水平,SoC的复杂性呈现指数型增长。为了满足严苛的开发周期和开发效率,尽管相比RTL仿真开销更大,但硬件仿真的需求不断增加,并且在2018年支出增长上正式超越了RTL仿真。 正是因为硬件辅助验证的重要性,如今三家EDA巨头都有相应的硬件辅助验证系统,包括西门子 EDA的Veloce,Synopsys的Zebu以及Cadence的Palladium。
[半导体设计/制造]
芯片验证越来越复杂,西门子EDA是怎么做的
全新 Mentor DRS360 平台借助直接实时传感技术实现 5 级自动驾驶
Siemens 的业务部门 Mentor,今天推出了一款完善的自动驾驶解决方案 DRS360 平台。该平台采用突破性技术,能够借助各种传感手段(包括雷达、LIDAR、图像和其他传感器)实时捕获、融合及利用原始数据。DRS360 平台不仅极大改善了延时,同时还显著提升了传感精确度和整体系统效率,从而可满足 SAE 5 级自动驾驶车辆的要求。 实时、高分辨率传感的突破性进展 作为自动驾驶平台中的翘楚,DRS360 会将未经筛选的信息从所有系统传感器直接传输至一个中央处理单元,而原始数据将在此进行不同层次的实时融合。通过与行业领先的传感器供应商合作,该平台得以采用极富创新的“原始数据传感器”,从而减轻了微控制器和传感器节点的相关
[汽车电子]
Mentor 公布第 27 届年度 PCB 技术领导奖获胜者
Mentor, a Siemens business 今天宣布第 27 届年度印刷电路板 (PCB) 技术领导奖获胜者。本大赛始于 1988 年,现已成为电子设计自动化 (EDA) 行业持续时间最长的竞赛评比项目。大赛设立了若干奖项,旨在表彰采用创新的方法和设计工具来解决当今复杂的 PCB 系统设计难题并制造出业界领先产品的工程师和设计师。 由 PCB 业内权威专家对来自世界各地的参赛作品进行评审,涉及代表各个行业的以下类别: 电脑、刀片和服务器、存储系统 工业控制、仪器仪表、安全与医疗 军事与航空航天 电信、网络控制器、线卡 运输与汽车 任何采用 Mentor® PCB 解决方案的设计都可以参加 PCB
[EDA]
<font color='red'>Mentor</font> 公布第 27 届年度 PCB 技术领导奖获胜者
Mentor OSAT 联盟计划简化了 IC 高密度高级封装设计和制造
• 一种经验证低成本且低风险的 HDAP 技术设计方式 • 值得 OSAT 客户信任的验证与 Signoff 流程 • 通过经验证的 Mentor 流程提高 OSAT 业务效率 • 与首个 OSAT 联盟成员 Amkor 共同推出 Siemens 业务部门 Mentor 今天宣布推出 Mentor OSAT(外包装配和测试)联盟计划,帮助推动生态系统功能,以支持新型高密度高级封装 (HDAP) 技术,如针对客户集成电路 (IC) 设计的 2.5D IC、3D IC 和扇出晶圆级封装 (FOWLP)。由于这些技术要求芯片与封装具有更紧密的协同设计,推出此项计划后,Mentor 将与 OSAT 合作为无晶圆厂(fabless)公司提
[半导体设计/制造]
Mentor Graphics胜诉:法院驳回Synopsys的3项专利诉讼
俄勒冈州威尔逊维尔,2015 年 1 月 20 日 Mentor Graphics 公司(纳斯达克代码:MENT)今天宣布,加利福尼亚州联邦地区法院发布即决判决令,判决 Synopsys公司针对3项专利提出的所有请求项均无效。 此诉讼涉及4项合成技术专利,由Synopsys公司在2012年提起。关于其中第 4项专利的诉讼,将在美国专利局专利审判及上诉委员会多方复审后进行。因此,有关此项专利的任何审理工作均将延期,直至美国专利局的多方复审程序完成。
[半导体设计/制造]
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved